FPGAベースのプロジェクトが迷うのを防ぐ方法

私のキャリアの過程で、私はいくつかの非常に興味深いプロジェクトのために多くのFPGAデザインの開発に携わってきました。悲しいことに、私はまた、ひどく迷っているいくつかのFPGAデザインの救済にも関わってきました。これらの問題の設計に取り組んでいると、ターゲットアプリケーションと開発チームのメンバーは異なっていましたが、最初のエンジニアが最初の行を書く前に、設計が失敗する運命にあるいくつかの共通点を共有していることが明らかになりました。 HDLコードの。

このことを念頭に置いて、私はこれらのプロジェクトを救助する一環として私が観察した5つの一般的な問題に遭遇すると思いました。これらの問題は次のとおりです。

＃1： 最初の懸念事項は、FPGAベースの開発だけでなく、エンジニアリング全般に関係しています。問題は、開始時に安定した要件ベースラインがないことです。進捗状況を示す必要があるという理由で、要件がまだ成熟している間にプロジェクトを開始したいという願望は常にあります。ただし、要件を完全に理解せずに飛び込んで開発を開始すると、多くの場合、初期の進捗状況が誤っていることが判明し、ダウンストリームの修正を実行すると、追加の遅延とコストが発生します。早すぎる開始が実際に行うことは、開発にリスクを導入することであり、このリスクを軽減する必要があります。手元のアプリケーションに応じて、要件の深さと詳細を拡張できることを感謝します。 SIL4システムには、商用システムよりもはるかに多くの詳細な要件が期待されます。ただし、その長所と短所は、要件が最初から合意されてベースライン化されていない場合、スコープクリープが発生することです。設計は、理解されているように要件に適したアーキテクチャから始まった可能性がありますが、ベースラインが成熟するにつれて開発者が新しい機能を試してみると、ますます複雑になります。やがて、何かが壊れます。

＃2： 要件の状況を理解したら、チームのすべてのメンバーがFPGAの開発計画を理解する必要があります。したがって、キックオフから納品までのアプローチを定義し、関連する主要なステップと開発プロセス中に適用されるエンジニアリングレビューゲートを特定する計画を立てることをお勧めします。計画とともに、アーキテクチャと設計を文書化し、主要な機能のそれぞれを特定し、どの機能を新しく開発するか、どの機能をサードパーティのIPを活用するか、既存のIPを再利用するかを決定する必要があります（詳細はこちら）後で）。この計画、アーキテクチャ、および設計の説明を組み合わせたドキュメントにより、エンジニアリングチームは目前のタスクを明確に理解できます。また、すべての機能を要件セットまでさかのぼって、提案されたアプローチがすべての高レベルの要件に対応していることを確認することもできます。

＃3： モジュールとFPGA全体の設計には時間がかかります。ただし、時間がかかるのは、設計を検証し、要件を満たしていることを確認することです。この検証は、論理的な機能だけでなく、デバイスのすべての可能な動作条件にわたって実行する必要があります。つまり、これは、設計の明確な検証戦略を開発する必要があることを意味します。コードを記述し、いくつかのシミュレーションを実行してから、設計をハードウェアに投入するだけの場合ではなくなりました。

＃4： 時々、私たちは皆、物事に非常に近づき、何かを見逃したときに見づらくなるような考えに固執します。これが、エンジニアリング設計レビューが考案された目的です。これらのレビューを実施することで、優れたエンジニアリング手法に従い、社内の開発基準に準拠していることを確認できます。重要なことに、これらは、独立したエンジニアが設計（アーキテクチャと実装）を調べて、必要な機能を確実に提供できるようにする機能も提供します。進行中に設計をレビューしないと、品質を組み込むことができず、下流の統合の問題が増加します。

＃5： これまでのところ、私が提起したポイントのほとんどは、設計自体のコーディングではなく、プロセスおよびより広範なエンジニアリングの側面に関連していることに気付いたかもしれません。もちろん、コードの開発は重要ですが、サードパーティのIPを活用し、内部IPを再利用していることを確認することも重要です。理想的には、ライブラリの既存のIPブロックをできるだけ多く再利用する必要があります。これが不可能な場合は、もちろん、新しいモジュールを開発する必要があります。この場合、将来のプロジェクトで再利用できるようにこれらの新しいモジュールを作成することは、私たちの心の中で何よりも重要です。これらの新しいブロックを作成するために、高位合成（HLS）ツールの使用を検討する必要があります。これらのツールは、より高いレベルの抽象化で作業できるようにすることで、ソリューションスペースをより簡単に探索し、リスク、開発時間、およびコストを削減する機能を提供します。

上記のポイントは、FPGAデザインをレスキューしているときに気付いた点のほんの一部です。迷ったプロジェクトについてのあなたの考えを聞いてとても興味があります。