スケーラブル神経型チップ：脳型・超低消費電力CMOSハードウェア

韓国科学技術院（KAIST）の研究者たちが、単一トランジスタニューロンとシナプスを共集積することで、脳に着想を得た高度にスケーラブルな神経型ハードウェアを製造しました。標準シリコンCMOS技術を使用しており、チップコスト削減と製造プロセス簡素化が期待されます。

神経型ハードウェアは、人間の脳を模倣して超低消費電力で人工知能機能を発揮するため、大きな注目を集めています。神経型ハードウェアを動作させるには、一定の信号を統合したときにスパイクを生成するニューロンと、2つのニューロン間の接続を記憶するシナプスが必要です。生物学的脳と同様です。しかし、デジタルまたはアナログ回路で構築されたニューロンとシナプスは大きな面積を占めるため、ハードウェア効率とコストに限界があります。人間の脳は約10¹¹個のニューロンと10¹⁴個のシナプスで構成されるため、モバイルやIoTデバイスへの適用にはハードウェアコストの改善が不可欠です。

この問題を解決するため、研究チームは生物学的ニューロンとシナプスの振る舞いを単一トランジスタで模倣し、それらを8インチウェーハ上に共集積しました。製造された神経型トランジスタは、現在大量生産されているメモリとロジック用トランジスタと同じ構造を持ちます。さらに、神経型トランジスタが「ヤヌス構造」（コインの表裏のように）でニューロンとシナプスの両方として機能できることを世界で初めて実証しました。

Yang-Kyu Choi教授は、複雑なデジタル・アナログ回路ベースのニューロンとシナプスを単一トランジスタで置き換えることで、ハードウェアコストを劇的に削減できると述べています。「標準CMOSプロセスで単一トランジスタニューロンとシナプスを同一ウェーハ上に共集積することで、神経型ハードウェアのハードウェアコストが改善され、神経型ハードウェアの商業化が加速されるでしょう」と筆頭著者のJoon-Kyu Han氏。

MIT開発の高精度触覚グローブ、医療診断への応用に期待 MIT開発の高度触覚グローブ、精密な触覚マッピングを実現

センサー