AC/DCデータ取得の効率化：連続時間シグマデルタ技術でADC課題を克服

アナログ・デジタルコンバータ（ADC）におけるサンプリング現象は、エイリアシングと容量性キックバックの問題を誘発し、これらを解決するために設計者はフィルタと駆動アンプを使用しますが、それらが独自の課題をもたらします。これにより、中帯域幅アプリケーション領域での精密DCおよびAC性能の達成が課題となり、設計者はシステム目標をトレードオフせざるを得なくなります。

本記事では、サンプリング問題を本質的かつ劇的に解決し、信号チェーンを簡素化する連続時間シグマデルタ（∑-Δ）ADCについて説明します。これらはアンチエイリアシングフィルタとバッファの必要性を排除し、追加コンポーネントに関連する信号チェーンオフセットエラーとドリフト問題を解決します。これらの利点により、ソリューションサイズの縮小、設計の容易化、位相整合と全体的なレイテンシの改善が実現します。また、離散時間コンバータとの比較を行い、システムメリットと連続時間シグマデルタADCの制約も明らかにします。

サンプリングの基礎

データのデジタル化には、サンプリングと量子化という2つの基本プロセスが関わります（図1参照）。サンプリングは最初のステップで、連続時間で変化するアナログ信号x(t)を、サンプリング周波数fSを用いて離散時間信号x(n)に変換します。結果は1/TSの周期で均等に分離されます（fS = 1/TS）。

図1. データサンプリング (出典: Analog Devices)

2番目のステップは量子化で、これらの離散時間サンプルの値を有限の可能な値のいずれかに近似し、デジタルコードで表現します（図1参照）。この有限値セットへの量子化は、量子化ノイズと呼ばれるデジタル化誤差を生じさせます。

サンプリングプロセスはエイリアシングももたらします。これは入力信号とその高調波がサンプル&ホールドクロック周波数周辺でフォールドバックして見える現象です。ナイキスト基準では、サンプリング周波数が信号に含まれる最高周波数の少なくとも2倍であることを要求します。サンプリング周波数が最大アナログ信号周波数の2倍未満の場合、エイリアシングと呼ばれる現象が発生します。

エイリアシングの時域と周波数域での含意を理解するため、まず単一トーン正弦波のサンプリングによる時域表現を考えます（図2参照）。この例では、サンプリング周波数fSは2fa以上ではなく、アナログ入力周波数faよりわずかに大きいだけで、ナイキスト基準を満たしていません。実際のサンプルパターンが、fS - faに等しい低い周波数のエイリアス正弦波を生成することに注目してください。

図2. エイリアシング: 時域での表現 (出典: Analog Devices)

図3. エイリアシング: 周波数域での表現 (出典: Analog Devices)

このシナリオの対応する周波数域表現は図3に示されています。

ナイキスト帯域幅は、DCからfS/2までの周波数スペクトルと定義されます。周波数スペクトルは、幅0.5fSの無限のナイキストゾーンに分割されます。実際には、理想的なサンプラはADCに続きFFTプロセッサで置き換えられます。FFTプロセッサはDCからfS/2まで、すなわち第1ナイキストゾーンに現れる信号またはエイリアスのみを出力します。

理想インパルスサンプラで周波数faの単一周波数正弦波を周波数fSでサンプリングする場合を考えます（図1参照）。またfS > 2faと仮定します。サンプラの周波数域出力は、元の信号のエイリアス（イメージ）がfSのすべての倍数周辺、すなわち|±KfS ± fa|の周波数（K = 1, 2, 3, 4...）に現れることを示します。

次に、図3の第1ナイキストゾーン外の信号ケースを考えます。信号周波数がサンプリング周波数よりわずかに小さいだけで、図2の時域表現で示された条件に対応します。第1ナイキストゾーン外にあっても、そのイメージ（エイリアス）であるfS - faがゾーン内に入ることに注目してください。図3に戻ると、不要な信号がfaのイメージ周波数のいずれかに現れる場合、それはfaでも発生し、第1ナイキストゾーンにスプリアス周波数成分を生成することが明らかです。

精密性能のための課題への対処

高性能アプリケーションでは、システム設計者はサンプリングプロセスに起因する量子化ノイズ、エイリアシング、スイッチトキャパシタ入力サンプリング問題に対処する必要があります。業界で利用可能な両タイプの精密ADC、すなわち逐次近似レジスタ（SAR）とシグマデルタADCは、スイッチトキャパシタベースのサンプリング技術を用いて設計されています。

量子化ノイズ

理想的なナイキストADCでは、ADCのLSBサイズがアナログ・デジタル変換時に入力に加わる量子化ノイズを決定し、これはfS/2の帯域幅に広がります。量子化ノイズに対抗する最初の技術はオーバーサンプリングで、ナイキスト周波数よりはるかに高いレートで入力信号をサンプリングし、信号対雑音比（SNR）と分解能（ENOB）を向上させます。オーバーサンプリングでは、サンプリング周波数をナイキスト周波数（2 × fIN）のN倍に選択し、その結果、同じ量子化ノイズがN倍のナイキスト周波数に広がることになります。これはアンチエイリアシングフィルタの要件も緩和します。オーバーサンプリング比（OSR）はfS/2fINで定義され、fINは関心のある信号帯域幅です。一般的なガイドラインとして、ADCを4倍でオーバーサンプリングすると、分解能が1ビット向上し、ダイナミックレンジが6dB増加します。オーバーサンプリング比を増やすと全体的なノイズが減少し、オーバーサンプリングによるダイナミックレンジ（DR）改善はΔDR = 10log10 OSR（dB）です。

オーバーサンプリングは本質的に、統合デジタルフィルタとデシメーション機能とともに実装されます。シグマデルタADCの基本オーバーサンプリングモジュレータは、量子化ノイズを関心帯域幅の外側に大部分が発生するように形状整形し、低周波での全体的なダイナミックレンジを増加させます（図4参照）。デジタルローパスフィルタ（LPF）が関心帯域幅外の量子化ノイズを除去し、デシメータが出力データレートをナイキストレートに戻します。

図4. オーバーサンプリングの例 (出典: Analog Devices)

ノイズ整形は量子化ノイズを低減するもう1つの技術です。シグマデルタADCでは、ループフィルタの後にループ内で低分解能量子化器（1ビット～5ビット）が使用されます。DACがフィードバックとして使用され、量子化信号を入力から減算します（図5参照）。

図5. ノイズ整形 (出典: Analog Devices)

積分器が量子化誤差を累積し続けることで、量子化ノイズが高周波側に整形され、デジタルフィルタでフィルタリング可能になります。図6は、典型的なシグマデルタADCの出力x[n]のパワースペクトル密度（PSD）を示します。ノイズ整形の傾斜はループフィルタH(z)の次数（図11参照）に依存し、（20 × n）dB/decadeとなります（nはループフィルタの次数）。シグマデルタADCは、ノイズ整形とオーバーサンプリングの組み合わせにより、帯域内で高分解能を達成します。帯域内帯域幅はfODR/2に等しく（ODRは出力データレート）、ループフィルタの次数を増やすか、オーバーサンプリング比を増やすことでより高分解能が得られます。

図6. オーバーサンプリングとノイズ整形プロット (出典: Analog Devices)

エイリアシング

高性能アプリケーションでのエイリアシング対策には、高次アンチエイリアシングフィルタを使用し、いかなるフォールドバックも防ぎます。アンチエイリアシングフィルタはローパスフィルタで、入力信号を帯域制限し、関心帯域幅を超える周波数成分がフォールドバックしないことを保証します。フィルタ性能は、アウトオブバンド信号がfS/2にどれだけ近いか、必要な減衰量に依存します。

SAR ADCでは、入力信号帯域幅とサンプリング周波数のギャップが大きくないため、より複雑で高次のフィルタ設計が必要となり、より多くの電力と歪みを伴います。たとえば、200 kSPSサンプリング速度のSARで入力BWが100 kHzの場合、アンチエイリアシングフィルタは>100 kHzの入力信号を除去してエイリアシングがないことを保証する必要があります。これには非常に高次のフィルタが必要です。図7は急峻なカーブ要求を示しています。

図7. エイリアス要件 (出典: Analog Devices)

400 kSPSのサンプリング速度を選んでフィルタ次数を緩和すると、>300 kHzの入力周波数に対する除去が必要です。サンプリング速度を上げると電力も増加し、倍速では電力も倍になります。さらなるオーバーサンプリングは電力のコストでアンチエイリアシングフィルタ要件をさらに緩和します。サンプリング周波数が入力BWよりはるかに高くなるためです。

シグマデルタADCでは、入力がはるかに高いOSRでオーバーサンプリングされるため、サンプリング周波数が入力BWよりはるかに高く、アンチエイリアシングフィルタ要件が緩和されます（図8参照）。

図8. シグマデルタでのアンチエイリアシングフィルタ要件 (出典: Analog Devices)

図9は、SARと離散時間シグマデルタ（DTSD）アーキテクチャのAAF複雑さの概要を示します。-3dB入力帯域幅100 kHzでサンプリング周波数fSにおいて102 dB減衰を達成する場合、DTSD ADCには2次アンチエイリアシングフィルタが必要ですが、SAR ADCでは5次フィルタが必要です。

連続時間シグマデルタ（CTSD）ADCでは、減衰が固有のものであるため、アンチエイリアシングフィルタは不要です。

図9. 各種アーキテクチャのAAFフィルタ要件 (出典: Analog Devices)

これらのフィルタはシステム設計者にとってペインポイントとなり、関心帯域でのドロープを最適化し、可能な限りの除去を提供する必要があります。また、オフセット、ゲイン、位相誤差、ノイズなど多くの他のエラーをシステムに追加し、性能を低下させます。

また、高性能ADCは差動性質を持つため、受動部品が2倍必要です。マルチチャネルアプリケーションでより良い位相整合を得るには、信号チェーンのすべてのコンポーネントがよくマッチングする必要があり、結果としてより厳しい公差のコンポーネントが必要になります。

スイッチトキャパシタ入力

スイッチトキャパシタ入力サンプリングは、サンプリングされた入力がキャパシタにセトリングする時間に依存し、サンプリングスイッチのオン/オフ時に充放電過渡電流の需要を生みます。これは入力でのキックバックと呼ばれ、これらの過渡電流をサポートできる入力駆動アンプを必要とします。また、入力はサンプリング時間の終わりまでにセトリングされている必要があり、サンプリングされた入力の精度がADCの性能を決定するため、駆動アンプはキックバックイベント後に速やかにセトリングする必要があります。これにより、高速セトリングとスイッチトキャパシタ動作のキックバックを吸収できる高帯域幅ドライバが必要になります。スイッチトキャパシタ入力では、サンプリングがオンになると、ドライバが即座にホールドキャパシタの電荷を供給しなければなりません。この突然の電流サージは、ドライバが十分な帯域幅能力を持つ場合にのみ間に合って供給できます。スイッチの寄生成分により、サンプリング時にドライバにキックバックが発生します。次のサンプリング前にキックバックがセトリングしない場合、サンプリングされるエラーとなり、ADC入力を破損させます。

図10. サンプリングキックバック (出典: Analog Devices)

図10はDTSD ADCでのキックバックを示します。たとえばサンプリング周波数が24 MHzの場合、データ信号は41 ns以内にセトリングする必要があります。リファレンスもスイッチトキャパシタ入力であるため、リファレンス入力ピンにも高帯域幅バッファが必要です。これらの入力信号とリファレンスバッファはノイズを追加し、信号チェーン全体の性能を低下させます。さらに、入力信号ドライバからの歪み成分（S&H周波数付近）がアンチエイリアシング要件をさらに増加させます。また、スイッチトキャパシタ入力では、サンプリング速度の変更が入力電流の変動をもたらし、ドライバまたは前段で生成されるゲイン誤差を低減するためのシステム再調整を必要とする可能性があります。

連続時間シグマデルタADC

CTSD ADCは、オーバーサンプリングとノイズ整形などの原理を活用しつつ、サンプリング動作の実装に代替手段を持つ、代替シグマデルタADCアーキテクチャであり、重要なシステムメリットを提供します。

図11はDTSDアーキテクチャとCTSDアーキテクチャの比較を示します。DTSDアーキテクチャでは、入力がループ前にサンプリングされます。ループフィルタH(z)は離散時間で、スイッチトキャパシタ積分器で実装されます。フィードバックDACもスイッチトキャパシタベースです。入力でのサンプリングがあるため、fSからのエイリアシング問題が生じ、サンプリング前に入力に追加のアンチエイリアシングフィルタが必要です。

図11. 離散時間と連続時間のモジュラーブロック概略図 (出典: Analog Devices)

CTSDには入力にサンプラがありません。代わりに、ループ内の量子化器でサンプリングされます。ループフィルタは連続時間積分器を使用した連続時間になり、フィードバックDACも同様です。量子化が整形されるのと同様に、サンプリングによるエイリアシングも整形されます。これにより、ほぼ非サンプリングADCとなり、独自のクラスを形成します。

CTSDのサンプリング周波数は固定で、DTSDではモジュレータのサンプリング周波数を容易にスケーリングできるのとは異なります。また、CTSD ADCはスイッチトキャパシタ同等品よりジッターに対して耐性が低いことで知られています。市販の水晶発振子やCMOS発振器がADCにローカルに低ジッタークロックを提供し、絶縁越えの低ジッタークロック伝送を回避し、EMCを低減します。

CTSDの2つの主要なメリットは、固有のエイリアス除去と、信号およびリファレンスの抵抗性入力です。

固有のアンチエイリアシング

量子化器をループ内に移動させることで、固有のエイリアス除去が実現されます。図12に示すように、入力信号はサンプリング前にループフィルタを通過し、量子化器で導入されるフォールドバック（エイリアス）誤差もこのフィルタを通ります。信号とエイリアス誤差は、シグマデルタループと同じノイズ伝達関数を見て、シグマデルタアーキテクチャでの量子化ノイズと同様のノイズ整形を持ちます。したがって、CTSDループの周波数応答は、サンプリング周波数の整数倍周辺の入力信号を自然に除去し、アンチエイリアシングフィルタとして機能します。

図12. CTSDモジュレータの周波数応答 (出典: Analog Devices)

抵抗性入力

信号とリファレンス入力が抵抗性であることは、サンプル&ホールド構成よりも駆動が容易です。一定の抵抗性入力ではキックバックがなく、ドライバを完全に削除できます。入力は歪みフリーです（図13参照）。また、入力抵抗が一定であるため、ゲイン誤差のためのシステム再調整も排除されます。

図13. CTSDの入力セトリング (出典: Analog Devices)

アナログ入力は、ADCが単極性電源であってもバイポーラにできます。これにより、バイポーラフロントエンドからADCへのレベルシフトの必要性を排除できます。ADCのDC性能は、入力抵抗が入力コモンモード依存電流と入力電流を持つようになるため、同じとは限りません。

リファレンス負荷も抵抗性であり、スイッチングキックバックを低減するため、別途リファレンスバッファは不要です。ローパスフィルタ用の抵抗をオンチップで作成でき、オンチップ抵抗性負荷と同じ材料であればそれらを追従させ、ゲイン誤差温度ドリフトを低減できます。

CTSDアーキテクチャは新しいものではありませんが、産業および計装市場のメガトレンドが、より高い帯域幅でのDCおよびAC精密性能を要求しています。さらに、顧客はほとんどのソリューションに対応できる単一プラットフォーム設計を好み、市場投入までの時間を短縮したいと考えています。

CTSDアーキテクチャは、ハイパフォーマンスオーディオから携帯電話RFフロントエンドまで、他のタイプのADCに対する多くの利点により、幅広いアプリケーションで選択されてきました。利点には、統合への適合性と低消費電力が含まれますが、おそらくより重要なのは、CTSDを使用することで多くの重要なシステムレベル問題を解決できることです。多くの技術的欠点により、CTSDの使用は以前は相対的なオーディオ周波数/帯域幅と低ダイナミックレンジに限定されていました。したがって、逐次近似ADCやオーバーサンプリングDTSDコンバータなどの高性能ナイキストレートコンバータが、精密・高性能/中帯域幅アプリケーションの主流ソリューションでした。

しかし、最近の技術的ブレークスルーにより多くの制限を克服できるようになりました。たとえば、Analog DevicesのAD7134は、CTSDベースの高精度DCから400 kHz帯域幅ADCをサポートし、大幅に高い性能仕様を達成しながらDC精度を提供し、ハイパフォーマンス計装アプリケーションにおける多くの重要なシステムレベル問題の解決を可能にします。AD7134は非同期サンプルレートコンバータ（ASRC）も統合し、CTSDの固定サンプリング速度から導出される可変データレートでデータを提供します。出力データレートはモジュレータサンプリング周波数から独立でき、CTSD ADCをさまざまな粒度のスループットで正常に使用可能にします。出力データレートを粒度レベルで変更する柔軟性により、コヒーレントサンプリングの使用も可能になります。

固有のエイリアス除去によりアンチエイリアシングフィルタが不要となり、コンポーネント削減とソリューションサイズ縮小につながります。より重要なのは、アンチエイリアシングフィルタに伴う性能問題（ドロープ、オフセット/ゲイン/位相誤差、システムノイズ）がもはや存在しないことです。アンチエイリアシングフィルタは、必要な除去に応じて信号チェーンの全体レイテンシにも大きく寄与します。フィルタの除去によりこの遅延が完全に排除され、ノイズの多いデジタル制御ループアプリケーションでの精密変換を可能にします。

システムレベルでアンチエイリアシングフィルタがないため、マルチチャネルシステムでの位相整合を大幅に改善できます。これは、振動監視、電力測定、データ取得モジュール、ソナーなど、チャネル間ミスマッチを低く要求するアプリケーションで特に有用です。固有のフィルタリング作用により、CTSD ADCはシステムレベルからのあらゆる種類の干渉、およびIC内部からの干渉にも免疫です。DTSD ADCとSAR ADCでは、ADCがサンプリングしているときに干渉が少ないよう注意が必要です。また、固有のフィルタリング作用により電源ラインからの干渉にも免疫があります。一定の抵抗性アナログ入力とリファレンス入力により、ドライバ要件を完全に排除できます。再び、オフセット、ゲイン、位相誤差、ノイズなどの性能懸念がシステムに追加されなくなります。

設計要素の数が大幅に削減されるため、精密性能を達成するための苦労は最小限です。これにより、設計時間の短縮、顧客の市場投入時間短縮、BOM管理の容易化、信頼性向上が実現します。アンチエイリアシングフィルタ、ドライバ、リファレンスバッファの除去により、システムボード面積を大幅に削減できます。計装アンプで直接ADCを駆動できます。たとえばAD7134では、差動入力専用ADCであるため、LTC6373のような差動インアンプをドライバとして使用できます。図14の比較は、離散時間ベースの信号チェーンと連続時間ベースの信号チェーンを示しています。実験では、同等の離散時間ベース信号チェーンと比較して70%の面積削減が示され、高密度マルチチャネルアプリケーションに最適な選択肢となっています。

結論として、このアプローチはシステムサイズの大幅な削減、信号チェーン設計の簡素化、システムの堅牢性向上、性能パラメータをトレードオフすることなく容易な設計導入による市場投入時間の全体的短縮を提供します。

図14. 離散時間ベース（左）と連続時間ベース（右）の信号チェーン比較 (出典: Analog Devices)

図15. 離散時間と連続時間信号チェーンのサイズ比較 (出典: Analog Devices)

参考文献

Kester, Walt. "MT-002: What the Nyquist Criterion Means to Your Sampled Data System Design." Analog Devices, Inc., 2009.

Pavan, Shanti. "Alias Rejection of Continuous-Time Δ∑ Modulators with Switched Capacitor Feedback DACs." IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 58, No. 2, February 2011.

Schreier, Richard and Gabor C. Temes. Understanding Delta-Sigma Data Converters. John Wiley and Sons, 2005.

謝辞

著者はAbhilasha Kawle、Avinash Gutta、Roberto Maurinoの本記事へのサポートに感謝します。