Xilinx、5G無線向け高性能・高電力効率ハードIP「Zynq RFSoC DFE」を発表

Xilinxは、5G New Radio(NR)展開向けに設計された専用ハードIPソリューション「Zynq RFSoC Digital Front End(DFE)」を発表しました。堅牢なZynq UltraScale+アーキテクチャを基盤とし、新DFEはRFSoCファミリを拡張し、次世代無線ユニット(RU)における最も要求の厳しい5G NRおよびレガシー4Gワークロードを処理する高性能・低消費電力コンピュートブロックを提供します。

5Gが約束する前例のない速度、超低レイテンシ、大量接続性は、複雑な設計課題をもたらします。モバイルデバイスメーカーには増え続ける5Gチップセットの選択肢がありますが、拡張モバイルブロードバンド(eMBB)から超高信頼低レイテンシ通信(URLLC)、大量機械類通信(mMTC)まで、ユースケースごとに多様な性能と電力要件があるため、特化型で適応可能なソリューションが求められます。

3GPP Release 15はeMBBに焦点を当てた5G NRの基盤を築きました。Release 16でURLLCとmMTCが追加され、産業オートメーション、遠隔手術、スマートシティ展開などクリティカルなアプリケーションが可能に。将来のリリース(17、18以降)では、NR-MIMO、ダイナミックスペクトラムシェアリング、アプリケーション固有の拡張がさらに追加されます。

ネットワーク機能仮想化とネットワークスライシングにより、オペレータは各アプリケーションに合わせた専用高性能スライスをプロビジョニングできます。しかし、この柔軟性を実現するには、性能、柔軟性、電力効率の適切なミックスを兼ね備えた無線機が必要です。

「5G市場が進化する中、統合RFソリューションは将来標準に対応できる適応性を維持しなければなりません」と、Xilinx有線/無線グループ担当エグゼクティブバイスプレジデント兼ジェネラルマネージャーのLiam Madden氏は述べます。「Zynq RFSoC DFEは、その適応性と固定機能IPの最適なバランスを提供します。」

Zynq RFSoC DFEは、5G RU信号パスで必要とされるコア機能を実装するハードIPコアを内蔵しています(図1)。ハードIP DFEコアは、先行のZynq RFSoC Gen 3における同等のソフトIP実装より小さなフットプリントを占有するため、新デバイスはより多くのDFEコアをサポートし、コンピュート性能を向上しながら消費電力を削減します。Xilinxは、DFEがフル活用されたZynq RFSoC Gen 3比で、少なくともワット当たり2倍のDFE処理性能を達成すると見積もっています。

クリックで全体表示

図1. Zynq RFSoC DFEハードIPは、5G NRおよびレガシー4G無線に必要な幅広い処理能力をサポート (出典: Xilinx)

同時に、開発者はハードIPブロックをバイパスしたり、独自ロジックをファブリックに挿入したりして、信号パスをカスタマイズできます(図2)。

クリックで全体表示

図2. Zynq RFSoC DFE機能アーキテクチャ: ハードIP、ロジックファブリック、プロセッササブシステムを統合 (出典: Xilinx)

Zynq RFSoC DFE設計ドキュメントとサポートは早期アクセス顧客向けに提供中、出荷は2021年上半期予定。詳細はXilinx RFSoC DFE製品ページを参照。Xilinxは11月18~19日の5Gバーチャルイベントでも追加情報を提供予定です。