マイクロチップ：クロックバッファはDB2000Q / QL標準に加えて、PCIe Gen4および5の低ジッター仕様を満たしています
データセンターがより広い帯域幅とより高速なインフラストラクチャに移行するにつれて、より高性能なタイミングデバイスの必要性が重要になります。次世代データセンターアプリケーション向けのPCIeGen5ジッター標準を超える4つの新しい20出力差動クロックバッファーがMicrochipTechnologyから入手可能になりました。 ZL40292（85Ω終端）およびZL40293（100Ω終端）は、新しいDB2000Q仕様を満たすように特別に設計されていますが、ZL40294（85Ω終端）およびZL40295（100Ω終端）は、DB2000QL業界標準を満たすように設計されています。これらはすべて、次世代サーバー、データセンター、ストレージデバイス、その他のPCIeアプリケーションに最適です。これらの新しいデバイスは、PCIe Gen 1、2、3、および4の仕様にも適合しています。
各バッファは、他の多くのPCIeアプリケーションに加えて、中央処理装置、FPGA、データセンターサーバーやストレージデバイスの物理層（PHY）など、いくつかの周辺コンポーネントに分散クロックが必要なチップセットを理想的に補完します。約20フェムト秒というデバイスの低い加算ジッターは、80フェムト秒のDB2000Q / QL仕様をはるかに上回っています。これにより、設計者は、データレートの向上を実現しながら、厳しいタイミングバジェットを満たすための大きなマージンを得ることができます。これらのデバイスは、クロックを最大20の出力に分配する際のジッターを最小限に抑え、それによってバッファーを介したクロック信号の整合性と品質を維持します。
新しいバッファは、低消費電力を実現し、低電力高速電流ステアリングロジック（LP-HCSL）を使用することで、電力バジェットを大幅に節約します。標準のHCSLと比較して、LP-HCSLは電力の3分の1を消費するため、消費電力が大幅に削減されます。この機能により、お客様はボード上でより長いトレースを駆動できるようになり、コンポーネントとボードスペースを削減しながら信号ルーティングを改善できます。たとえば、ZL40292は、従来のHCSLバッファと比較して、最大80個の終端抵抗（出力ごとに4個）を排除できます。
埋め込み
- マイクロチップ：LPSSを使用したPCIe3.1イーサネットブリッジにより省電力が可能
- マイクロチップ：PolarFire FPGAベースのソリューションにより、最小フォームファクタの4Kビデオとイメージングが可能になります
- Silicon Labs：PCI Express gen5のクロックとバッファーがパフォーマンスとパワーをリード
- Apacer：世界中で発売されたCV110-SDおよびCV110-MSDカード
- マイクロチップ：最大153.6kSPSのデータレートを備えた24ビットおよび16ビットADC
- マイクロチップ：事前にプログラムされたMACアドレスを持つNORフラッシュデバイス
- Marvell：低電力PCIe Gen4 NVMeSSDコントローラー
- Swissbit：データとデバイスを保護するためのハードウェアベースのセキュリティソリューション
- IoT採用におけるサイバーセキュリティとプライバシーの確保
- IoT時代におけるセキュリティ標準と規制の6兆ドルの重要性
- IoTデバイスは前進し、増殖し、2021年までに200％増加します