Esperanto、データセンター推論向け1,093コアRISC-V AIアクセラレータを発表
スタートアップのEsperantoが、データセンター環境におけるM.2アクセラレータソケット向けに設計された1,093コアのRISC-V AIアクセラレータ「ET-SoC-1」を発表しました。Hot Chipsカンファレンスでデビューしたこのチップは、単一のGlacier Pointカード上の6モジュールで800 TOPSの性能を発揮しながら、120Wの電力エンベロープ内に収まります。
設計のハイライト
ET-SoC-1は、AIワークロードを実行する1,088個のET-Minionコア、4個の高性能ET-Maxionコア、およびRISC-Vサービスプロセッサを含みます。アーキテクチャはエネルギー効率を中心に構築されています：1GHzクロック、0.4V電源、7nm TSMCプロセスにより、チップあたり20Wの「スイートスポット」を実現し、10〜60Wの範囲で柔軟に動作可能です。
ターゲットユースケース：レコメンデーション推論
ハイパースケールオペレーターは、レコメンデーションエンジン向けに10ms以下の推論レイテンシを要求します。このチップは、オンチップ100MBメモリとオフチップ100GB容量をアクセラレータカード上に全て搭載し、PCIeボトルネックを回避。INT8、FP16、FP32サポートで、必要な場面で精度を維持します。
コアアーキテクチャ
各64ビット、インオーダーコアはAI最適化ベクトル/テンソルユニットを搭載し、GHzあたり128 GOPSを提供。カスタムマルチサイクルテンソル命令でサイクルあたり64,000オペレーション以上を実行し、命令トラフィックを削減。8コアが「ネイバーフッド」を形成しL2キャッシュを共有し協調ロードを可能にし、4ネイバーフッドで「Minion Shire」を構成。チップは1,088コア（または歩留まり向上のため1,024コア）と、Arm A-72相当の4 ET-Maxionコアを提供します。
メモリシステム
4つの64ビットDDRインターフェース（各4×16ビットチャネル構成）が96×16ビット帯域幅を提供。LPDDR4xを使用し、ビットあたりエネルギーでHBMに匹敵。6チップスタックで100GBオフチップキャッシュに到達します。
競合ポジショニング
大型で電力消費の大きいTPUやInferentiaとは異なり、Esperantoの低消費電力マルチチップアプローチはオープンコンピュートエコシステムを活用。標準化されたコスト効率の良いアクセラレータを求めるハイパースケールオペレーターにとって、Esperantoのソリューションは魅力的です。
将来展望
将来のイテレーションでは、スケールダウン版ET-SoC-1でエッジユースケースをターゲットにする可能性があります。現在のバージョンは今後数ヶ月以内の発売を予定しています。
出典：Esperanto & EE Timesインタビュー（Dave Ditzel氏、1980年RISC論文共著者）
埋め込み
- リボルバー：起源から現代製造まで
- クラウド対応EDA：チップイノベーションとコスト効率を加速
- RISC-V Summit 2020：主要セッションと見所
- Arm、Cortex-Mコアでカスタム命令サポートを導入——柔軟性を拡大
- DSPがハードウェアアクセラレーターを上回るとき
- Bluetooth Mesh設計の選択：モジュールかディスクリートデバイスか
- Blaize、AIワークロード向けGraph Streaming Processor（GSP）を発表
- u-blox、内蔵セラミックアンテナ搭載の超小型Bluetooth 5.0モジュールBMD-380を発表
- MITブレークスルー: 1.6mm²暗号IDチップ、テラヘルツバック散乱で偽造対策
- Arbe、自動車グレード初の30 fps 4Dイメージングレーダープロセッサを発表
- Imec、世界初のスパイキングニューラルネットワークレーダーチップを発表：消費電力100分の1、レイテンシ10分の1を実現