SRAMでのウェーハレベルチップスケールパッケージングの必要性

ウェアラブルテクノロジーの未来について話している間、ラルフオスターハウト（オスターハウトデザイングループのCEO）は、鮮明で関連性のある観察を行いました。「機能しないのは、人々を環境から遠ざけるかさばるデバイスです。ワイヤー付きのシュモクザメのように見える何かについて話している場合はどうでしょうか。次に、いいえ。うまくいきません。」 （ ソース ） これは、ウェアラブル技術の革新の将来の方向性を明確に示しています。成功するには、パフォーマンスを維持しながらウェアラブル電子アイテムを小さくする必要があることは明らかです。

フットプリントを削減し、その結果、ボードスペース全体を削減するために、マイクロコントローラーは世代を重ねるごとに小さなプロセスノードに移行しています。同時に、より複雑で強力な操作を実行するように進化しています。操作がより複雑になるにつれて、キャッシュメモリを増やす必要性が差し迫っています。残念ながら、新しいプロセスノードごとに、組み込みキャッシュ（組み込みSRAM）を増やすことは、SERの向上、歩留まりの低下、消費電力の増加など、さまざまな理由で困難になります。さらに、お客様はカスタマイズされたSRAM要件も持っています。 MCUメーカーがすべての可能なキャッシュサイズを提供するには、管理するには大きすぎるポートフォリオを用意する必要があります。これにより、コントローラーダイに埋め込まれたSRAMを制限し、代わりに外部SRAMを介してキャッシュする必要が生じます。

ただし、外部SRAMを使用すると、外部SRAMがかなりのボードスペースを占有するため、小型化のプロセスそのものに課題が生じます。 6トラ​​ンジスタ構造であるため、外部SRAMのサイズをより小さなプロセスノードに移行して縮小すると、組み込みSRAMの小型化に悩まされるのと同じ問題が発生します。

これにより、この古くからの問題に対する次の代替案がもたらされます。外部SRAMのチップパッケージとダイのサイズ比を小さくすることです。通常、パッケージ化されたSRAMチップのサイズは、ダイのサイズの何倍（最大10倍）です。この問題に対処する一般的な方法の1つは、パッケージ化されたSRAMチップをまったく使用しないことです。代わりに、SRAMダイ（1/10 ^th ）を取るのが理にかなっています SRAMチップのサイズ）、高度なマルチチップパッケージング（MCP）または3Dパッケージング技術（SiPまたはSystem-in-Packageとも呼ばれます）を使用して、MCUダイと一緒にパッケージ化します。ただし、この方法は多額の投資を必要とし、最大規模のメーカーにのみ実行可能です。設計の観点からは、SiPのコンポーネントは簡単に交換できないため、柔軟性も低下します。たとえば、新しいテクノロジーのSRAMが利用できる場合、SiPのSRAMダイを簡単に交換することはできません。パッケージ内のダイを交換するには、SiP全体を再認定する必要があります。再認定には、再投資と追加の時間が必要です。

では、SRAMをMCUから遠ざけ、MCPの煩わしさを感じさせずに、ボードスペースを節約する方法はありますか？ダイとチップのサイズ比に戻ると、大幅な改善の余地があります。ダイに密着できるパッケージがあるか確認してみませんか？つまり、パッケージを削除できない場合は、代わりにサイズ比を小さくしてください。

現在最も進んだアプローチは、WLCSP（ウェーハレベルチップスケールパッケージング）を使用してパッケージ化されたダイサイズを縮小することです。 WLCSPとは、個々のユニットをウェーハからダイシングした後、パッケージに組み立てる技術のことです。このデバイスは、基本的に、ボンドワイヤやインターポーザ接続を使用せずに、バンプまたはボールのアレイパターンを備えたダイです。仕様により、チップスケールパッケージ部品の面積はダイより最大20％大きくなります。今日、このプロセスは革新的なレベルに達しており、製造工場はダイの面積を増やすことなくCSPデバイスを製造します（バンプ/ボールに合うように厚さをわずかに増やすだけです）。

図。ウェーハレベルチップスケールパッケージング（WLCSP）は、パッケージ化されたダイサイズを縮小するための最先端のアプローチを提供します。ここに示されているWLCSPは、Deca Technologiesで開発されたものであり、それを構成するダイの面積を増やすものではありません。 （出典：Deca Technologies / Cypress Semiconductor）

CSPには、ベアダイに比べて特定の利点があります。 CSPデバイスは、テスト、処理、組み立て、および言い換えが簡単です。また、熱伝導特性も向上しています。また、ダイが新しいプロセスノードに移行する場合、ダイが縮小する間、CSPのサイズを標準化できます。これにより、ダイの交換に伴う問題を発生させることなく、CSPパーツを新世代のCSPパーツに交換できるようになります。

ウェアラブルやポータブル電子機器の要件に関しては、これらのスペースの節約が重要であることは明らかです。たとえば、今日多くのウェアラブルデバイスのメモリで使用されている48ボールBGAの寸法は、8mm x 6mm x 1mm（48mm ³ ）です。 ）。比較すると、CSPタイプのパッケージの同じ部品の寸法は3.7mm x 3.8mm x 0.5mm（7mm ³ ）です。 ）。つまり、音量を85％削減することができます。この節約は、ポータブルデバイスのPCB面積と厚さを減らすために使用できます。このため、ウェアラブルおよびIoT（Internet of Things）メーカーから、SRAMだけでなくWLCSPベースのデバイスに対する新たな需要があります。 WLCSPを使用した設計の詳細については、設計者は「チップスケールパッケージ入門」を参照してください。