RFIDチップをさらに小さくする方法

ノースカロライナ州立大学の研究者は、最小の最先端のRFIDチップであると考えられているものを作成しました。125マイクロメートル（μm）×245μmのデバイスです。この小さなチップは、RFIDタグのコストを削減し、ハイエンドテクノロジーのサプライチェーンセキュリティでの使用を可能にする可能性があります。

サプライチェーンを管理するために、メーカーは、RFIDチップをマイクロプロセッサまたはシステムオンチップ（SoC）に接続することを頻繁に検討してきました。ただし、RFIDチップには、チャージポンプとコンデンサを備えた独自の個別のアナログコンポーネントが常にありました。

現在市場に出回っている従来のRFIDチップには、アナログコンポーネントとデジタルコンポーネントの両方が含まれています。ただし、アナログフロントエンドは本質的にデジタルではないため、コストがかかり、チップ上で多くのスペースを占有します。

ノースカロライナ州立大学のチームによる設計手法では、デジタルピースが直接受信したRF信号で動作できるようにすることで、アナログセットアップの大部分を排除しています。

ノースカロライナ州立大学の新しいチップは、従来のデジタルアーキテクチャの標準ビルディングブロック（ファウンドリが提供する標準セル）を使用しており、RF信号で直接動作できるようになっています。デジタル構造は、RFID機能をサプライチェーンの集積回路などの対象コンポーネントに容易に移植します。

このRFID機能は、IPブロックと呼ばれるモジュラーデジタルロジックユニットを使用して、対象のコンポーネントに導入されます。

IPブロックは本質的に「主にデジタル」であり、高度に調整されたアナログレイアウトを必要としません。デジタル設計は、従来のコンピューターチップで使用されているような幅広い半導体技術と互換性があります。

「これにより、RFIDタグをコンピューターチップに組み込むことが可能になり、ユーザーはライフサイクル全体で個々のチップを追跡できるようになります。これにより、偽造を減らし、コンポーネントが正しいことを確認できるようになります」とKirtiBhanushali氏は述べています。、博士号としてプロジェクトに取り組んだ人。ノースカロライナ州立大学の学生であり、論文の筆頭著者です。

RFIDタグのサイズは、主にアンテナのサイズによって決まりますが、チップは高価な部品であると、この研究に関する論文の対応する著者であり、ノースカロライナ州立大学の電気およびコンピューター工学のCirrusLogic著名な教授であるPaulFranzonは述べています。

チップが小さければ小さいほど、1枚のシリコンウェーハからより多くのチップを得ることができます。

より安価なRFIDタグを使用すると、製造業者、流通業者、または小売業者は、RFIDタグを使用して、たとえば食料品店の製品など、より低コストのアイテムを追跡できる可能性があります。

チームは現在、業界パートナーと協力して2つの方法でチップの商品化を検討することに関心を持っています。フランゾン氏は次のように述べています。価値の高いサプライチェーンを確保するために、RFIDタグをコンピュータチップに埋め込みます。

「結果として得られるタグの量は1セント未満になる可能性があります」とFranzon教授はTechBriefsに語りました。メールで。「これにより、食料品のUPCコードの置き換えを含む多くのアプリケーションが開かれます。」

他の企業とのパートナーシップの機会を模索している間、ノースカロライナ州立大学の研究助教授としてプロジェクトに取り組んだW. Shepherd Pittsは、RFIDタグの「プラグアンドプレイ」の側面を強調しています。アイデアは、プロセッサメーカーが直接テクノロジーを採用し、デジタル周辺機器を追加するだけでチップの機能を拡張できるというものです。

テクニカルブリーフのその他のRFIDチップ

NASAリーダーは、周波数マルチプレクサを使用して、より多くのRFIDタグを正確に特定します。

RFIDベースのシステムが自宅の高齢者にどのように役立つかをご覧ください。

Tech Briefs TVで見る：NASAのジョンソン宇宙センターにはライセンスに利用できる一連のRFIDテクノロジーがあります。

「ハードウェア記述言語（verilog、VHDLなど）でその機能がすでに検証されている場合は、標準の配置配線ツールを使用した方法を使用して実現できます」とPitts氏は電子メールで書いています。「アナログ設計コンポーネントは、チャージポンプなどの回路が回避されるため、非常に軽量で迅速に新しいノードに導入できます。したがって、ベンダー提供の標準セルを利用する「ほとんどデジタル」のアプローチであり、最も積極的な製造ノードに拡張できます。」

論文「A125μm×245μm主にデジタルUHFEPCGen2互換RFIDタグ（55nm CMOSプロセス）」は、4月29日にIEEE International Conference on RFID