AImotive、高性能自動車ビジョン向けaiWare3Pニューラルネットワークアクセラレーターを発表

ハンガリー拠点の自動車AIソリューションリーダー、AImotiveが、aiWare3Pニューラルネットワーク（NN）推論エンジン知的財産（IP）を主要顧客へ出荷開始しました。昨年発表されたaiWare3Pコアは、高解像度自動車ビジョン向けの専用アクセラレーターであり、ISO26262 ASIL A、B以上の認証要件に完全準拠しています。

IPは完全合成可能なRTLブロックとして提供され、システムオンチップ（SoC）への統合やスタンドアロンアクセラレーターとしての展開が可能。低レベルマイクロアーキテクチャは、競合するGPUベースやSoCソリューションよりもホストCPUと共有メモリリソースを大幅に削減し、実自動車ワークロードで低レイテンシと高い決定性を実現します。

車両エレクトロニクスプラットフォームのさまざまな部分で使用されるaiWare3P IPのような専用NNアクセラレーター（出典：AImotive）

「多くのチップベンダーはアクセラレーターを学術的な用語で語るが、量産に結びつかない」と、AImotiveエグゼクティブアドバイザーのTony-King Smith氏。「当社設計はDSPとネットワークオンチップ（NoC）の複雑さを排除し、自動車推論のみに特化。これにより入力から出力まで超低レイテンシを実現し、ホストCPUを他タスクに解放する。」

aiWare3Pコアは、2GHzでコアあたり最大16 TMAC/s（>32 TOPS）を提供。マルチコア・マルチチップ構成で50+ TMAC/s（>100 INT8 TOPS）に到達。これらの数値は、L2、L2+、L3自律走行で一般的なマルチカメラと異種センサープラットフォームをサポートします。

AEC-Q100拡張温度仕様で構築され、ASIL-B以上の認証を容易にする機能を搭載。特許取得済みのグラウンドアップ設計により、高度に決定論的なデータフロー管理と、他アクセラレーター比100倍のオンチップメモリ帯域幅を実現。大規模HD入力を持つ複雑なディープニューラルネットワーク（DNN）で95%持続効率を達成。

aiWare SDKはKhronos NNEFとONNX形式をサポートし、低レベルDSPやMCUプログラミングなしでバイナリを直接コンパイル。自動FP32-to-INT8量子化で精度損失を最小化し、DNN性能分析ツールスイートを提供。エンジニアがラボ訓練モデルを量産自動車ハードウェアへシームレスに移行できるよう支援します。

自動車AIアクセラレーターの構成要素、aiWareハードウェアIPを含む（出典：AImotive）

ハードウェアエンジニアリング担当シニアVP、Marton Feher氏は「aiWare3Pは、ビジョンベース自動車AI向けニューラルネットワーク加速で得たすべての知見を結集したもの。今やL2/L2+/L3 AIの量産向け業界最効率ソリューションの一つだ」と述べています。

顧客はすでにaiWare3Pを量産L2/L2+プラットフォームに導入し、高度な異種センサーフュージョンを探求中。注目パートナーには、Apache5 Imaging Edge Processorへコアを統合するNextchipや、センサーフュージョン機能の共同デモで協力するON Semiconductorが含まれます。

AImotiveは2020年第1四半期に更新ベンチマーク結果を公開予定。合成224×224テストではなく現実的な高解像度カメラ入力を重視し、透明でアプリケーション中心の性能データへのコミットメントを強調。

ホストCPU介入不要

新機能により、より広範な事前最適化済み埋め込み活性化・プーリング関数ポートフォリオをサポート。ほとんどのNNの100%をaiWare3Pコア内で完全実行可能に。リアルタイムデータ圧縮で外部メモリ帯域幅需要を削減し、C-LAM畳み込みエンジンとF-LAM関数エンジンのクロスカップリングでオーバーラップとインターリーブ実行効率を向上。

タイルベースマイクロアーキテクチャは、タイミング制約を緩和することで任意プロセスノードでの物理実装をシンプルに。論理タイルベースデータ管理により、キャッシュ、NoC、その他決定性とシリコン面積を阻害する典型的な電力集約型マルチコアアプローチなしで、コアの最大16 TMAC/sまでワークロードをスケーリング。

aiWare3PのRTLは2020年1月から全顧客に提供開始。改良されたコンパイラとリアルタイム細粒度ハードウェア分析ツールを搭載したアップグレード版SDKが同梱されます。