MOSトランジスタにおける6つの主要リーク機構の理解

リーク電流は、デバイスが低閾値電圧にスケーリングされるにつれて、電力損失に大きく寄与する可能性があります。ここでは、最新MOSトランジスタにおける6つの最も一般的なリーク経路を検証します。

短チャネルMOSFETでは、以下のリーク機構が支配的です：

• 逆バイアスp-n接合リーク
• サブスレッショルドリーク
  • ドレイン誘起バリア低下（DIBL）
  • 閾値電圧ロールオフ
  • 温度依存性
• ゲート酸化膜トンネリング（直接およびFowler-Nordheim）
• ホットキャリア注入（ゲート酸化膜へ）
• ゲート誘起ドレイン低下（GIDL）
• パンチスルーリーク

基本的なMOSFET動作に精通していれば、各機構のニュアンスを理解するのに役立ちます。

1. 逆バイアスp-n接合リーク

通常動作時、MOSFETのドレイン-ソースおよび基板接合は逆バイアスされます。これらの接合でのリークは、少数キャリアのドリフト/拡散とアバランシェ生成に起因します。その大きさはドーピング濃度と接合面積に依存。高濃度ドープ領域では、バンド間トンネリング（BTBT）が支配的なリーク経路となり、特に10⁶ V/cmを超える電界下で顕著です。

図1. MOSトランジスタの逆バイアスp-n接合におけるバンド間トンネリング。出典：K. Royら、「Leakage current mechanisms and leakage reduction techniques in deep-submicrometer CMOS circuits」、IEEE Proc.、vol. 91、no. 2、Feb 2003。

2. サブスレッショルドリーク

ゲート電圧が閾値電圧（V_th）未満ながらゼロ以上の場合、トランジスタは弱反転領域で動作します。少数キャリアは依然として存在し、|V_DS| > 0.1 Vでは電圧降下全体がドレイン-基板接合で発生し、拡散主導の電流が流れます。

ドレイン誘起バリア低下（DIBL）

短チャネルデバイスでは、ドレインとソースの空乏領域が重なり、ソースのポテンシャルバリアが低下します。これにより、V_GS < V_thでもキャリアがチャネルに注入可能となり、サブスレッショルドリークが増加。DIBLは高ドレイン電圧でより顕著です。

閾値電圧ロールオフ

チャネルを短くすると、空乏領域がチャネルにさらに侵入し、実効的に反転に必要なゲート電圧を減少させるため、V_thが低下します。低いV_thはサブスレッショルド電流を直接増幅し、およそ1/V_thに比例してスケールします。

温度依存性

温度上昇はV_thを低下させ、キャリアの熱速度を増加させ、サブスレッショルドリークを高めます。設計者は温度マージン指定時にこの効果を考慮する必要があります。

3. ゲート酸化膜トンネリングリーク

超薄ゲート酸化膜（≤ 1.5 nm）は、基板からゲートへ、またはその逆へ電子がトンネリングするほど強い電界を生成します。2つの主要なトンネリング機構があります：

• Fowler-Nordheimトンネリング – 電子が三角形障壁を横断
• 直接トンネリング – 電子が台形障壁を横断

図2. フラットバンド(a)、正ゲートバイアス(b)、負ゲートバイアス(c)条件におけるMOSトランジスタのエネルギーバンド図。

図3. (a) 三角形障壁を通るFowler-Nordheimトンネリング；(b) 台形障壁を通る直接トンネリング。

4. ホットキャリア注入

ソース-チャネル接合付近の高電界は、キャリアをSi/SiO₂バンドオフセットを超えるエネルギーまで加速させます。これらのホットキャリアは界面を越えてゲート酸化膜に侵入し、リークの漸増と最終的なデバイス劣化を引き起こします。

図4. チャネルからゲート酸化膜へのホットキャリア注入を示すエネルギーバンド図。

5. ゲート誘起ドレイン低下（GIDL）

p型基板上のNMOSで負ゲート電圧を印加すると、ゲート酸化膜界面にホールが蓄積し、表面がより重くドープされた状態になります。これによりドレイン-基板界面に薄い空乏層が形成され、電界が増強。高電界がアバランシェ増倍とBTBTを引き起こし、少数キャリアを生成して基板へ駆動し、リークに加算されます。

図5. (a) ドレイン-基板界面の薄い空乏層；(b) アバランシェとBTBT機構によるGIDL電流フロー。

6. パンチスルーリーク

ドレインとソースの空乏領域が完全に重なると、それらの間のポテンシャルバリアが崩壊。このパンチスルー効果により、ソースからのキャリアが直接基板を横断し、ドレインに到達する可能性があり、顕著なリーク経路を生み出します。

これら6つのリーク機構を理解することは、低消費電力・高性能MOSデバイスの設計に不可欠です。さらなる議論は、以下のコメント欄でお気軽にどうぞ。