短チャネルMOSトランジスタのリーク電流を解読：低消費電力設計のための重要知見

MOSトランジスタの基礎を再確認し、そのようなトランジスタで発生しうるリーク電流をより深く理解するための視点を提供します。

MOSトランジスタは、集積回路内のパッケージ密度を最大化するためにスケールダウンが進んでいます。これにより酸化膜厚が減少し、ひいてはMOSデバイスの閾値電圧が低下しました。閾値電圧が低くなると、リーク電流が顕著になり、電力損失に寄与します。これが、MOSトランジスタにおけるさまざまなリーク電流の種類を知ることが極めて重要である理由です。

さまざまなリーク電流成分を理解しようとする前に、まずMOSトランジスタの核心概念を再確認しましょう。これにより、トピックへのより良い洞察が得られます。

MOSトランジスタ構造の再訪

MOSトランジスタ構造は、金属、酸化膜、半導体構造で構成されます（ゆえにMOS）。

p型基板と、ドレインおよびソース端子としてのn+拡散ウェルを持つNMOSトランジスタを考えます。酸化膜層はSiO₂で、ドレインとソース間のチャネル上に成長しています。ゲート端子はn+ドープポリシリコンまたはアルミニウムで作られています。

図1. NMOSトランジスタの俯瞰図。すべての画像はS. M. Kang, Y. Leblebici, CMOS Digital Integrated Circuits, TMH, 2003, ch.3, pp:83-93より

無バイアス条件下では、ドレイン/ソースと基板界面のpn接合は逆バイアスされています。トランジスタのエネルギーバンド図は図2の通りです。

図2. 無バイアスNMOSトランジスタのエネルギーバンド図

ご覧のように、金属、酸化膜、半導体のフェルミレベルは整列します。酸化膜-半導体界面での電圧降下により、Siエネルギーバンドに曲がりが生じます。内部電界の方向は金属→酸化膜→半導体で、電圧降下の方向は電界の方向と反対です。

この電圧降下は、金属と半導体の仕事関数差によるものです（電圧降下の一部は酸化膜で、残りはSi-SiO₂界面で発生）。仕事関数とは、電子がフェルミレベルから自由空間へ逃げ出すのに必要なエネルギー量です。MOSトランジスタのバンド図とバンド曲がりについては、Jordan Edmundsの動画で詳しく学べます。

蓄積

次に、ゲートに負電圧、ソース、ドレイン、基板をグラウンドとしたとします。負電圧により、基板内のホール（多数キャリア）が表面に引き寄せられます。この現象を蓄積と呼びます。基板内の少数キャリア（電子）は深く押し戻されます。対応するエネルギーバンド図は以下の通りです。

図3. ゲート端子に負電圧を印加したNMOSトランジスタのエネルギーバンド図

電界の方向が半導体→酸化膜→金属であるため、エネルギーバンドは反対方向に曲がります。フェルミレベルのシフトにも注目してください。

空乏と空乏領域

あるいは、ゲート電圧がゼロよりわずかに大きいとします。ホールは基板奥深くに押し戻され、チャネルは移動可能な電荷キャリアから空乏されます。この現象を空乏と呼び、無バイアス条件よりも広い空乏領域が形成されます。

図4. NMOSにおける空乏領域

図5. 図4に示したNMOS空乏領域に対応するエネルギーバンド図

電界が金属→酸化膜→半導体方向であるため、エネルギーバンドは下向きに曲がります。

表面反転

ゲートの正電圧をさらに増加させると、基板内の少数キャリア（電子）がチャネル表面に引き寄せられます。この現象を表面反転と呼び、表面がちょうど反転するゲート電圧を閾値電圧（V_th）と呼びます。

図6. NMOSトランジスタにおける表面反転

図7. 図6に示したNMOSトランジスタに対応するエネルギーバンド図

電子がソースとドレイン間に伝導チャネルを形成します。ドレイン電圧をゼロポテンシャルから増加させると、ソースとドレイン間にドレイン電流（I_d）が流れ始めます。エネルギーバンドはさらに下向きに曲がり、半導体-酸化膜界面で顕著になります。

ここでは、固有フェルミレベルがp型基板のフェルミレベルより小さくなっています。これは、表面では半導体がn型になったことを支持します（n型材料のエネルギーバンド図では、固有フェルミレベルがドナー準位より低いエネルギーに位置するため）。

次回の記事では、MOSトランジスタで見られる6種類のリーク電流を詳述します。