2D 半導体トランジスタの大規模な 3D 統合がムーアの法則を加速する

電子機器とセンサー インサイダー

ペンシルバニア州立大学の研究者らは、大規模な半導体の 3D 統合を実証し、2D 半導体で作られた 2D トランジスタを使用する数万のデバイスを特徴づけ、電子機器がよりスマートで多用途になる可能性を可能にしました。 (画像:エリザベス フローレス-ゴメス マレー/材料研究所。無断複写・転載を禁じます)

電子デバイスの基本的なスケーリング原理であるムーアの法則は、チップ上のトランジスタの数が 2 年ごとに 2 倍になり、より多くの計算能力を確保できると予測していますが、限界は存在します。

現在の最先端のチップには、サムネイルほどの大きさのスペース内に 500 億個近くのトランジスタが搭載されています。ペンシルベニア州立大学の研究者らによると、その限られた領域にさらに多くのトランジスタを詰め込む作業はますます困難になっているという。

2024 年 1 月 10 日にネイチャー誌に発表された研究によると、 工学科学および機械学の准教授であり、この研究の共同責任著者でもあるサプタルシ ダス氏とそのチームは、解決策として 3D と 2D マテリアルの統合をシームレスに実装することを提案しています。

半導体の世界では、3D 集積とは、半導体デバイスの複数の層を垂直に積層することを意味します。このアプローチは、一般に「モア ムーア」と呼ばれる、より多くのシリコン ベースのトランジスタをコンピュータ チップ上に実装することを容易にするだけでなく、2D 材料で作られたトランジスタを使用してスタックのさまざまな層内に多様な機能を組み込むことも可能にし、これは「モア ザン ムーア」として知られる概念です。

研究で概説されている作業により、Saptarshi とチームは、モノリシック 3D 統合を通じて「More Moore」と「More than Moore」の両方を達成するために、現在の技術のスケーリングを超えた実現可能な道を示しています。モノリシック 3D 統合は、個別に製造された層を積み重ねる従来のプロセスと比較して、研究者が下にあるデバイス上に各デバイスを直接作成する製造プロセスです。

「モノリシック 3D 統合は、事前にパターン化された 2 つのチップの接合に依存しないため、最高密度の垂直接続を提供します。これには、2 つのチップを接合するマイクロバンプが必要になります。そのため、接続を行うためのスペースが広がります。」と、工学科学および機械学の大学院研究助手であり、この研究の共著者である Najamsakib 氏は述べています。

ただし、モノリシック 3D 統合は、従来のシリコン コンポーネントが処理温度下で溶けてしまうため、工学科学および機械学の大学院研究助手であり、この研究の共同執筆者である Darsith Jayachandran 氏によれば、重大な課題に直面しています。

「課題の 1 つは、シリコンベースのチップのバックエンド統合におけるプロセス温度の上限が 450 °C であることです。当社のモノリシック 3D 統合アプローチでは、その温度が 200 °C 未満まで大幅に下がります」と Jayachandran 氏は述べ、プロセス温度の上限はプレハブ構造に損傷を与える前に許容される最高温度であると説明しました。 「プロセス温度の予算に互換性がないため、シリコン チップとのモノリシック 3D 統合は困難ですが、2D 材料はプロセスに必要な温度に耐えることができます。」

研究者らはアプローチに既存の技術を使用しましたが、遷移金属ダイカルコゲニドと呼ばれる 2D 半導体で作られた 2D トランジスタを使用して、この規模でモノリシック 3D 集積化に成功したのは初めてです。

3D 統合でデバイスを垂直に積み重ねる機能により、コンピュータ チップ上のトランジスタなどの小さなものに関する驚くべき問題、つまり距離が解決されたため、よりエネルギー効率の高いコンピューティングも可能になりました。

「デバイスを垂直に積み重ねることで、デバイス間の距離が縮まり、その結果、遅延が減少し、消費電力も減少します」と、工学科学および機械学の大学院研究助手であり、この研究の共同執筆者である Rahul Pendurthi 氏は述べています。

デバイス間の距離を縮めることで、研究者らは「More Moore」を達成しました。 2D材料で作られたトランジスタを組み込むことで、研究者らは「ムーア以上」の基準も満たした。 2D 材料は、光に対する感度を含む独自の電子的および光学的特性で知られており、これらの材料はセンサーとして理想的です。研究者らは、接続されたデバイスやエッジ デバイス（ネットワークの「エッジ」でデータを収集するスマートフォンや無線家庭用気象観測所など）の数が増え続けているため、これは有用だと述べています。

「『モア・ザン・ムーア』とは、コンピューターチップをより小型化、高速化するだけでなく、より多くの機能を備えたテクノロジーの世界のコンセプトを指します」と、工学科学および機械学の大学院研究助手であり、この研究の共著者であるムフタシム・ウル・カリム・サダフ氏は述べた。 「これは、より優れたセンサー、改善されたバッテリー管理、その他の特別な機能など、新しい便利な機能を電子デバイスに追加して、ガジェットをよりスマートで多用途にすることです。」

研究者らによると、3D統合に2Dデバイスを使用することには他にもいくつかの利点があるという。 1 つは優れたキャリア移動度であり、これは半導体材料内で電荷がどのように運ばれるかを指します。もう 1 つは超薄型であるため、研究者は 3D 統合の各層により多くのトランジスタを搭載し、より多くの計算能力を実現できるようになります。

ほとんどの学術研究には小規模のプロトタイプが含まれますが、この研究では、数万台のデバイスを特徴付ける大規模な 3D 統合が実証されました。ダス氏によると、この成果は学術界と産業界の間のギャップを埋めるものであり、産業界がペンシルバニア州立大学の 2D 材料の専門知識と施設を活用する将来のパートナーシップにつながる可能性があります。スケーリングの進歩は、ペンシルバニア州の二次元結晶コンソーシアム (2DCC-MIP)、米国国立科学財団 (NSF) 材料イノベーション プラットフォーム、および国立ユーザー施設の研究者によって開発された、高品質のウェーハ スケールの遷移金属ジカルコゲニドの利用可能性によって可能になりました。

「この画期的な進歩は、半導体産業と米国の競争力の基盤としての材料研究の重要な役割を改めて示しています」とNSFの材料イノベーションプラットフォームのプログラムディレクター、チャールズ・インは述べた。 「ペンシルベニア州立二次元結晶コンソーシアムによる 2D 材料の品質とサイズの改善に向けた長年の努力の結果、エレクトロニクスにとって変革をもたらす可能性のあるサイズでの半導体の 3D 統合の達成が可能になりました。」

Das 氏によると、この技術の進歩は最初のステップにすぎません。

「膨大な数のデバイスをウェーハスケールで実証できる当社の能力は、この研究を半導体業界が評価できる規模に変換できたことを示しています」とダス氏は述べた。 「各層に 30,000 個のトランジスタを配置しましたが、これはおそらく記録的な数です。これによりペンシルバニア州立大学は、研究の一部を主導し、米国の半導体産業と提携してこの研究を進める非常にユニークな立場にあります。」

ソース