ハーフアダー：基本2進加算回路の構築
デジタルエレクトロニクスにおいて、ハーフアダーは2つの1ビット2進数を加算する最もシンプルな組み合わせ回路です。低位和（Σ）と高位キャリーアウト（C_out）の2出力を生成します。このデバイスの理解は、CPU、DSP、デジタル信号プロセッサで使用される全加算器や2進加算器など、より複雑な算術ユニットの設計基礎となります。
以下は、全ての入力組み合わせに対する期待出力をまとめた真理値表です：
| A | B | Σ | C_out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
表から明らかな論理関係は、和出力が2入力の排他的論理和（XOR）、キャリーアウト出力が入力の論理積（AND）であることです。これらの論理機能の最小実装が、以下の古典的ハーフアダー回路図を生み出します。
ラダーロジックを好む方のために、等価表現も提供します：
ハーフアダーは2つの単一ビットのみ加算可能ですが、キャリーイン入力を持つ全加算器の構築や、カスケード接続によるリップルキャリーアダー、キャリールックアヘッドアダー、その他の高度な算術論理ユニットへの展開における重要なビルディングブロックとして機能します。
関連ワークシート：
2進数学回路ワークシート
産業技術