連邦政府の資金提供は、実用的な準同型暗号化を対象としています
米国国防高等研究計画局（Darpa）は、仮想環境でのデータ保護（DPRIVE）プログラムの一環として、完全準同型暗号化用のASICアクセラレータを開発する契約を4つのチームに与えました。 4つの契約は、Duality Technologies、Intel、SRI International、Galoisが率いるチームに授与されました。 4つのうち3つは、1150万ドルから1500万ドルの価値があります。 Intelはその賞の金額を開示しなかった。
完全準同型暗号化は、暗号化テクノロジーの「聖杯」です
3。5年間のDPRIVEプログラムの目標は、現在の暗号化されていない計算の計算時間の1桁以内で、FHEで暗号化されたデータの計算を可能にすることです。暗号化の「聖杯」と呼ばれることもある完全準同型暗号化により、暗号化されたデータに対して計算を実行できます。結果が復号化されると、暗号化されていないデータに対して実行された同じアルゴリズムの結果と一致します。
既存の暗号化スキームでは、暗号化されたデータを共有できますが、データを復号化して計算を実行できるように、キーも共有する必要があります。これにより、攻撃に対して脆弱になります。準同型暗号化スキームでは、キーを共有する必要はありません。データはエンドツーエンドで暗号化されます。
単純な準同型暗号化技術はすでに商業的に使用されていますが、これらは通常、暗号化された番号を一緒に追加することを可能にし、それ以上のものは何もありません。完全準同型暗号化により、暗号化されたデータに対して復号化せずに数学演算を実行できます。スキームは2009年から存在していましたが、これまで、このテクノロジーは計算量が非常に多いため、現実の世界では使用できませんでした。
「標準的なラップトップで完了するのに1ミリ秒かかる計算は、今日FHEを実行している従来のサーバーで計算するのに数週間かかります」とDarpaプログラムマネージャーのTomRondeauは声明で述べています。
CornamiのCEOであるウォーリーラインズは EE Times 昨年、完全準同型暗号化には「数千のFFTが順次必要であり、係数が倍精度浮動小数点である500次多項式」が必要であり、これには今日の最先端のCPUおよびGPUの何倍ものパフォーマンスが必要になります。
ウォーリーラインズ（画像：Cornami）
DPRIVEプログラムに関与していないカリフォルニアのスタートアップであるCornamiは、当初、再構成可能なメニーコアコンピューティングファブリックをAIアクセラレーションに適用しました。ラインズが主導権を握って以来、同社は「競争相手がいない」分野であるFHEに焦点を合わせているとラインズ氏は当時述べた。 Darpaの取り組みと同様に、Cornamiの目的は、FHEを使用可能なレベルまで加速することです。
使用可能なFHEテクノロジーの意味は、AIなどの分野にとって非常に大きなものになります。今日、AIトレーニングの大部分はクラウドで行われていますが、プライバシーの懸念から、いくつかの主要なアプリケーション（金融や医療など）の企業がデータをクラウドに送信することはできません。 FHE向けの将来のASICアクセラレーターでは、医学研究会社やフィンテックの新興企業は、暗号化されたデータをクラウドにアップロードし、それを使用してAIモデルをトレーニングし、結果をダウンロードして、安全に社内に戻ったときにのみ結果を復号化できます。さまざまな病院の医療データなどのデータをプールすることもできます。各当事者はデータのプライバシーを保持しますが、AIはそれから学習することができます。
大きな言葉
DPRIVEプログラムの各研究チームにとっての課題は、ハードウェアとソフトウェアのスタックを開発してFHEの計算を高速化し、同様の暗号化されていないデータ操作に匹敵するようにすることです。 Darpaのハードウェアに対する要件には、柔軟性、拡張性、およびプログラム可能性が含まれます。
チームが採用する重要なアプローチの1つは、大きな算術ワードサイズ（LAWS）の調査です。現在のCPU設計は64ビットワードに基づいていますが、FHEははるかに長いワード長を必要とします。暗号化されたデータの信号対雑音比は、ワードサイズに直接関係しています。単語が長いほど、FHE計算が処理されるたびに蓄積されるノイズが少なくなります。これは、修復不可能なノイズしきい値に達する前に、より多くの計算を実行できることを意味します（それを超えると、データを回復できなくなります）。チームは、最大数千ビットのワードサイズを調査することが期待されています。
LAWS回路の検証は、回路の状態空間が管理できないほど大きくなるため、特に困難です。 Darpaの入札文書によると、ワードサイズが256ビットに達すると、大きなワードサイズの乗数に対する以前の検証の試行がタイムアウトになりました。暗号化回路には、数学的な正確さの立証責任が高く、全回路の検証が必要です。
チームはまた、メモリ管理、柔軟なデータ構造、プログラミングモデルへの新しいアプローチを模索します。
デュアリティテクノロジー
Duality Technologiesは、DPRIVEに対してDarpaから1450万ドルを授与されました。同社は、規制に縛られた企業（主に金融および医療分野）が同形に暗号化されたデータを共有するのを支援する新興企業です。 Dualityは、企業がデータを暗号化し、暗号化されたデータ、企業独自のサーバー、またはクラウドで分析を実行できるミドルウェアプラットフォームであるSecurePlusなど、FHEに基づく商用プラットフォームをすでに提供しています。
Kurt Rohloff（画像：Duality Technologies）
「[ハードウェアFHEアクセラレーション]は、次元とビット幅の問題です」と、DualityのCEOであるKurtRohloffは EE Times に語りました。 2019年のインタビューで。 「私たちはベクトル化された演算を扱っており、ベクトルの次元は通常数万のオーダーです…この場合、16,000または32,000の次元がかなり標準的です。 64ビット演算についてはかなりの量の作業を行ってきましたが、数百ビットまたは数千ビットのワードサイズになることは容易にわかります。」
DPRIVE契約では、Dualityは、南カリフォルニア大学情報科学研究所、ニューヨーク大学、カーネギーメロン大学、SpiralGen、ドレクセル大学、およびTwoSixLabsの専門家チームを結成しました。このチームが開発するハードウェアアクセラレータは、PalisadeオープンソースFHEライブラリと完全に統合されます。
インテル
インテルは、インテルラボ、インテルの設計エンジニアリンググループ、および同社のデータプラットフォームグループにまたがるチームとともに、DPRIVEプログラムにも参加しています。 IntelはMicrosoftと提携しており、Microsoftは、AzureおよびJediクラウドでテストすることにより、結果として得られるIntelASICの商用展開を主導します。両社はまた、FHE標準に関する国際標準化団体と協力します。
Intelによると、将来のASICは、FHE暗号文の処理時間を「5桁」短縮できる可能性がありますが、これを達成するための計画については何のヒントもありませんでした。同社は、プロセス全体を通じて、FHE暗号化データを大規模に使用してAIトレーニングと推論ワークロードに関するFHEアクセラレータASICの進捗状況を評価する予定であると述べました。おそらく、商用アプリケーションで使用されているテクノロジーをどのように見ているかについてのヒントを与えてくれます。
SRIインターナショナル
3番目のチームは、プログラムの一環として1,150万ドルを授与された非営利の研究機関SRIInternationalのチームです。同社は、挑戦するために研究者とエンジニアの世界クラスのチームを結成したと述べました。
「FHE暗号化データ用の新しいハードウェアアクセラレータを作成することは、コプロセッサアーキテクチャ、ハードウェア設計、ハードウェア、ソフトウェア、数学、およびFHEアルゴリズムのコンピュータ支援検証の専門知識を必要とする独自の技術的課題です」と、 SRIインターナショナル、声明の中で。 「このプロジェクトのために集まったワードクラスの研究者のチームにより、数年以内に、FHEデータ処理を実用的で商業的に実行可能な多数のアプリケーションにできる実行可能なハードウェアソリューションを開発できると確信しています。」
ガロア
コンピュータサイエンスの研究開発会社であるガロアは、すでにダルパやナサを含む多くの米国政府機関と協力して、困難な技術的問題を解決しています。同社は、DPRIVEからFHEアクセラレーターを開発するための15.3百万ドルの契約を獲得しました。
Galoisは、各計算を最悪の場合に制限されるのではなく、可能な限り高速に実行できる非同期回路設計に焦点を当てるとともに、データを「ジャストインタイム」で独立して動作するようにルーティングするように設計された新しいデータフローマイクロアーキテクチャを作成する予定です。処理要素。
ガロアは、現在のソフトウェアベースのFHEシステムと比較して、10,000倍の全体的なパフォーマンスの向上が実現可能であると考えています。同社は、期待するパフォーマンスの向上を次のように分析しました。
- ASICベースのハードウェアアクセラレーションによる300X
- クロックロジックの代わりに非同期を使用すると2倍以上
- ハードウェアでの大きな算術ワードサイズ操作からの10倍、扱いにくい剰余数体系表現の必要性を前に
- 算術関数単位の使用率を最大化する最適化されたデータフローアプローチからの5倍
- 最適化されたメモリアクセスパターンとベクトル化から2倍。
タイムスケール
DPRIVEは、3フェーズの42か月のプログラムであり、次のフェーズに進むことができるように、各フェーズの終わりにパフォーマンスメトリックを達成する必要があります。すべてのチームがフェーズ1を超えて進むことは期待されていません。
フェーズ1の15か月の間に、チームはFHE加速器設計のコアロジックを作成し、ワードサイズを最適化し、回路ビルディングブロックをエミュレートします。フェーズ2、これも15か月で、チームはフェーズ1のビルディングブロックとメモリアーキテクチャに基づいてFHEアクセラレータの設計を完了します。 1年間のフェーズ3の間に、チームは完全なソフトウェアプログラマビリティを備えた実用的で使用可能なFHEアクセラレータを構築します。
DPRIVEプログラムは、2024年9月頃に終了するはずです。
>>この記事はもともと姉妹サイトのEETimes。
>
関連コンテンツ：
- IoTセキュリティ–物理的およびハードウェアセキュリティ
- メモリはセキュリティにおいて重要な役割を果たします
- MPUセキュリティの実現
- IoTセキュリティ–重要な暗号化機能
- MCUはPUF技術を使用して秘密鍵のセキュリティギャップを埋めます
- 量子コンピューティングがIoTセキュリティに与える影響
- IoTセキュリティのための機密エッジコンピューティングの概要
- セキュリティコンプライアンス、信頼のルート、組み込みの世界2021のソフトウェア
Embeddedの詳細については、Embeddedの週刊メールニュースレターを購読してください。
埋め込み