Cadence、100億ゲートSoC検証向け高速エミュレーション&プロトタイピングソリューションを発表
Cadence Design Systemsは本日、100億ゲートSoC設計向けに、最速・最高性能のプリシリコンハードウェアデバッグとソフトウェア検証を約束する最新のエミュレーションおよびプロトタイピングプラットフォームを発表しました。
統合コンパイラインターフェースと共通のデバッグおよびテストベンチインターフェースにより、新しいPalladium Z2エンタープライズエミュレーションシステムとProtium X2エンタープライズプロトタイピングシステムは、前世代の2倍の容量と1.5倍の性能を提供します。画期的なモジュラーコンパイル技術により、Palladium Z2で100億ゲートを10時間未満で、Protium X2で24時間未満で処理できます。
Palladium Z2 / Protium X2の組み合わせの中核は統合コンパイラインターフェースです:Palladium向けにコンパイルされた設計は、Protiumでもコンパイルして実行できます。シームレスに統合されたフロー、統合デバッグ、共有仮想/物理インターフェース、共通テストベンチコンテンツにより、エミュレーションからプロトタイピングへの迅速な移行が可能です。スケーラブルな容量が、モバイル、コンシューマー、ハイパースケールコンピューティング設計の要求に応えます。

CadenceのPaul Cunningham氏、システムおよび検証グループ担当シニアバイスプレジデント兼ジェネラルマネージャは、「先進SoC設計のプリシリコン検証には、最高性能と迅速かつ予測可能なデバッグを提供するマルチビリオンゲート容量のソリューションが必要です。私たちの新しいダイナミックデュオは、迅速かつ予測可能なハードウェアデバッグに最適化されたPalladium Z2エミュレーションと、最高性能マルチビリオンゲートソフトウェア検証に最適化されたProtium X2プロトタイピングという、2つの緊密に統合されたシステムでこれらの要件を満たします。強い顧客関心に興奮しており、彼らと協力してこれらの新システムを活用し、設計における最高の検証スループットを達成することを楽しみにしています」と述べています。
初期顧客は共通フロントエンド検証スループットのメリットを強調しています。Nvidiaのハードウェアエンジニアリング担当シニアディレクターNarendra Konda氏は、「私たちのハイエンドグラフィックスとハイパースケール設計の複雑さは世代ごとに増大し、タイムツーマーケットスケジュールは厳しくなっています。Cadence Palladium Z2とProtium X2システムの共通フロントエンドフローを使用して、検証、検証、プリシリコンソフトウェア立ち上げ間のワークロード配分を最適化しています。利用可能容量が2倍、スループットが50%向上、モジュラーコンパイラのターンアラウンドが高速化により、最も洗練されたGPUとSoC設計を包括的かつスケジュール通りに検証できます」と語っています。

一方、Armのデザインサービス担当シニアディレクターTran Nguyen氏は、「ベストインクラスのエミュレーションは私たちの成功の鍵であり、ArmはArmベースサーバでのシミュレーションとともにエミュレーションを広範に使用し、最高の検証スループットを達成しています。新しいCadence Palladium Z2システムで、最新設計で性能が最大50%向上、容量が2倍改善し、次世代IPと製品の検証に必要な強力なプリシリコン能力を得られました」と述べています。
前世代と同様に、Palladium Z2とProtium X2は標準ラック構成で構築され、データセンター内に設置され、エンジニアのデスクからアクセスされることを意図しています。両システムは、個々の設計が実際に要求する容量に応じて、多くの設計を同時に処理できます。共有可能な粒度はシステム内の個々のチップレベルで、両システムはスケールアップして各チップを異なる設計で並列使用できます:
- Palladium Z2は、800万ゲートの1チップからスケールし、ラックあたり最大144の同時ジョブを実行可能。または、ラック全体を単一設計に使用する場合、ラックあたり184億ゲートまで拡張可能。さらに、最大12ラックを単一設計に使用し、184億ゲートまでスケール可能。
- Protium X2のフルラックには60個のFPGAが含まれ、60ジョブを並列実行する顧客もいます。Protium X2の単一FPGAは約4,000万ゲートを保持するため、これらは小さな設計ではありません。ラック全体を単一設計の24億ゲートに使用可能。またはPalladium Z2と同様に、大規模設計を複数ラックにさらにスケール可能。
Palladium Z2エミュレーション、Protium X2プロトタイピング、Xceliumロジックシミュレーション、JasperGold形式検証プラットフォーム、Cadenceスマート検証アプリケーションスイートを含むCadence検証フルフローは、同社によると、バグ/ドル/日という指標で最高の検証スループットを提供します。
埋め込み
- 日立、ロボットSI大手JRオートメーションを14億ドルで買収
- ABBが分散制御システム市場で20%シェア、22年連続首位を維持
- 数値システムの理解:ローマ数字、位取り記数法、二進法
- ゲートの普遍性:NANDまたはNORゲートのみで任意の論理関数を実現
- サイリスタ:種類、動作、シリコン制御整流器(SCR)の威力
- 電流信号システム:4-20mAループの解説
- ベアメタルからOSへ:私が組み込み開発の焦点を移した理由
- Cadence、Cloud Passportパートナープログラム発表 - チップ設計のクラウド移行を加速
- Qualcomm、Snapdragon Wear 4100+を発表──性能85%向上、バッテリー持続時間25%延長、1600万画素カメラ対応で次世代スマートウォッチを強化
- ECM3532:Eta Compute初の統合超低消費電力AIセンサーボード、エッジ開発を加速
- ゲートレベルモデリング:ハードウェア回路図からVerilogコードへ