トラッキングADC:アップ/ダウンカウンタによる高速連続信号変換
カウンタ-DACベースのコンバータの3つ目のバリエーションは、私の見解では最もエレガントです。従来の「アップ」カウンタでDACを駆動する代わりに、この設計ではアップ/ダウンカウンタを使用します。
カウンタは連続して動作し、アップ/ダウン制御線はコンパレータの出力によって駆動されます。アナログ入力がDAC出力を超えると、カウンタはアップカウントモードに切り替わります。逆にDAC出力が高い場合はダウンカウントします。いずれの場合も、DAC出力がリアルタイムで入力信号を追従します。

カウンタがリセットされないため、バイナリ出力は毎クロックパルスで更新され、サイクル終了時にカウントをラッチするシフトレジスタが不要です。
主要な利点は速度です:リセットフェーズのオーバーヘッドなしで、数MHzのサンプリングレートに到達できます。

グラフの通り、更新時間は他のカウンタADCより大幅に高速です。プロット開始時、カウンタがアナログ信号の急変に「追いつく」必要があるとき、変化率は最初のカウンタADCと一致します。出力は、カウンタADCや逐次比較ADCのようにゼロからジャンプするのではなく、滑らかにランプします。
しかし、バイナリ出力は完全に安定した入力でも毎クロックパルスでカウント間をトグルします。これは「ビットボブル」として知られる現象で、安定した出力を期待するデジタルシステムでは問題になります。
ビットボブルは、カウンタ出力が2ステップ以上変化したときのみラッチするシフトレジスタを挿入することで緩和できます。同じ方向の2連続カウントを検出する検出器の設計には工夫が必要ですが、効果があります。
関連ワークシート:
- アナログ-デジタル変換ワークシート
産業技術
- 共通エミッタ増幅器:設計、測定、フィードバック技術
- オペアンプとして機能する高利得差動増幅器の構築
- 精密電圧フォロワ:オペアンプ負帰還による正確な信号追従の習得
- 555タイマーと4027フリップフロップによる3ビットバイナリカウンタ
- バッファゲートの理解:デジタル回路における増幅と信号整合性
- 特殊出力論理ゲート:相補出力、トライステート、バイラテラルスイッチ
- フィードバックを持つデジタルロジック:決定論的ゲートからマルチバイブレータへ
- カウンタモダラス:現代システム向け最適化アルゴリズム
- Op-Ampにおける負帰還の理解:電圧フォロワと安定性
- Dラッチ完全マスター:設計、動作原理、フリップフロップとの違い
- 4ビットカウンタ:0から15までの効率的なバイナリカウント