JFETの癖を解読：よくある落とし穴とマスターする方法

JFETの癖を解読：よくある落とし穴とマスターする方法

電界効果トランジスタ（FET）はアナログ設計に普及していますが、ジャンクションゲートFET（JFET）はベテランエンジニアでさえ驚かせる微妙な癖を持っています。このガイドでは最も頻繁な落とし穴を抽出し、なぜそれらが起こるかを説明し、それらを中和する実用的な方法を示します。

1. ピンチオフ電圧の誤解

MOSFETとは異なり、JFETはディプレッションモードデバイスです。ゲート-ソース電圧（V_GS）がより負になるにつれてチャネルが狭まります。設計者は固定された「ピンチオフ」電圧（V_p）を仮定しがちですが、実際にはV_pは温度とロットで変動します。2N5457の典型値は–2 V〜–5 V。データシートの温度テーブルを用いてアプリケーションでの挙動を予測してください。

2. ゲートリーク vs ゲート-バイアス安定性

JFETゲートは逆バイアス接合なので、ゲート-ソースリークは通常<1 µAです。しかし、高温環境や放射線ではリークが数µAに増加し、実効V_GSがドリフトする原因になります。小さなゲート抵抗（10 kΩ〜100 kΩ）やバイアス安定化分割器を追加すると、このドリフトを緩和し、ゲートを過渡スパイクから保護できます。

3. ドレイン-ソース降伏と過電圧リスク

JFETは最大30 V以上のV_DSを許容しますが、ドレイン-ソース降伏電圧は電流に対してリニアではありません。突然のサージがアバランシェ降伏を引き起こし、デバイスを永久的に損傷させる可能性があります。ドレインを直列抵抗や、V_DSを安全レベルにクランプするツェナーダイオードで保護してください。

4. ボディダイオードの逆方向導通

ほとんどのJFETはソースからドレインへの固有ボディダイオードを含みます。ドレインがソースより低電位に駆動されるとダイオードが導通し、意図しない電流パスが生じます。これは低周波アナログ回路では見落とされがちですが、高速またはスイッチングモード設計では発振の原因になります。ボディダイオード分離が重要な場合は逆バイアスダイオードを配置するかMOSFETを使用してください。

5. チャネル抵抗の温度係数

JFETのオン抵抗（R_DS(on)）は温度上昇とともに増加します。2N5457では、R_DS(on)が25°Cで~0.3 Ωから85°Cで~0.6 Ωに上昇します。回路性能が低抵抗に依存する場合、温度検知素子やフィードバックループで補償を含めてください。

6. 入力容量と帯域幅制限

JFETは多くのMOSFETより低い入力容量（~2 pF）を持ちますが、この値は依然として高速増幅器の帯域幅を制限します。10 MHzでは入力容量が3 dBロールオフをもたらす可能性があります。超高周波アプリケーションでは、<1 pFのJFETを検討するか、カスコード段で帯域幅をさらに拡張してください。

7. 線形動作のための適切なバイアス

線形動作点を得るには、V_GSをスレッショルドわずかに下に設定します。典型的なバイアスネットワークは電圧分割器で、2N5457ならV_GSを–1.5 Vに配置し、クリッピングなしでオーミック領域で動作させます。バイアス安定性維持のため精密抵抗（±1%）を使用してください。

結論

これらの癖を予測し、上記の対策を適用することで、JFETの優れた直線性、低ノイズ、高入力インピーダンスを、よくある落とし穴に陥ることなく活用できます。

詳細なデバイス仕様については、2N5457データシートとInfineon 2N7000データシート（比較用MOSFET例）を参照してください。