Verilog入門：Hello World例で基本をマスター

最初のVerilogプログラム

どんな言語でも最初は「Hello World」から始めるのが定石です。Verilogも例外ではありません。以下は最小限の構成でコンソールにメッセージを表示するモジュールです。

// 単一行コメントは "//" で始まる
// Verilogのコードは常に module の中に書く
// 各モジュールは何らかの機能を持つデジタルブロックを表す
module tb;
  // initialブロックはシミュレーション開始時（時間0）に一度だけ実行される
  // 信号や変数の初期化、刺激生成などに使う
  initial
    // $displayはフォーマット付き文字列をコンソールに出力するシステムタスク
    // 合成可能なハードウェアにはならず、テストベンチやデバッグ用途で使用
    $display("Hello World !");
endmodule

コードの解説

module tb：入出力ポートを持たないトップレベルモジュール。シミュレーションのエントリーポイントになります。
initial：シミュレーション時間0で開始し、含まれる文を順次実行します。ここでは1文のみなのでbegin-endは省略可能です。
$display：システムタスクの一つ。引数の文字列を標準出力に表示します。$writeと異なり、自動的に改行が入ります。

シミュレーション実行結果

ncsim> run
Hello World !
ncsim: *W,RNQUIE: Simulation is complete.

次のステップへ

この例では単にメッセージを表示しただけですが、実際の設計では以下の要素を組み合わせていきます：

入出力ポートを持つモジュール定義
alwaysブロックによる順序/組み合わせロジック記述
クロック生成とリセット制御
テストベンチによる機能検証

まずはシミュレータでこのコードを動かし、「Hello World !」が表示されることを確認してみてください。

VerilogファイルI/Oの完全ガイド：オープン、読み取り、書き込み、クローズ JKフリップフロップ：設計、実装、テストベンチ完全ガイド

Verilog