Modelsimシミュレーション中にVHDL変数を波形表示する方法
シミュレーション波形でVHDL変数を確認する方法
Modelsimにはシミュレーション中にVHDL変数を表示する機能がありますが、それが容易ではありません。ModelsimのObjectsウィンドウには変数が一切表示されません。
Modelsim Objectsウィンドウ - 変数なし
変数を有効にするには、まずプロセスを表示させる必要があります。これは、変数を確認したい設計を右クリックし、「Show」→「Processes」にチェックを入れることで行います。
設計内のプロセスを表示する方法
これを行うと、設計の下にプロセス名が表示されるようになります(プロセスにラベルを付けるのが良い理由の一つです)。
プロセスが表示された状態
次にLocalsを表示させます。変数はそのプロセスの外部に存在しないためLocal(ローカル)です。あるプロセス内で作成された変数はそのプロセスにローカルです。これはModelsimのViewメニューで行います。「Locals」にチェックが入っていることを確認してください。
ModelsimでLocalsを有効にする方法
これで変数が見えるようになります。確認したい変数を作成したプロセスをクリックすると、そのプロセスにローカルなすべての変数がLocalsウィンドウに表示されます。これらの変数を波形ウィンドウに表示するには、Modelsim Waveformウィンドウへクリック&ドラッグします。
Modelsim Localsウィンドウに表示された変数
最終的な図は、変数を含む波形を示しています。同じシミュレーションを繰り返し実行する場合は、波形を.doファイルとして保存しておくと、将来Modelsim波形ウィンドウに変数を追加する際にこれらの手順を繰り返す必要がなくなります。
Modelsim波形ウィンドウに表示された変数
VHDL
- Ready/Validハンドシェイクを使用したブロックRAMベースのAXI FIFO実装
- ブロックRAMにおける堅牢なVHDLリングバッファFIFOの設計
- PSLによるVHDLモジュールの形式的検証マスター
- VHDLテストベンチでTEXTIOを使ってBMPビットマップ画像を読み込む
- VHDLでクロック駆動プロセスを構築:実践ガイド
- VHDLデュアル7セグメントディスプレイコントローラ:Pmod SSD対応で簡単FPGA統合
- VHDL基礎力を試す:インタラクティブクイズ Part 1
- VHDLのWait-For文で実行を遅延させる
- VHDLのWait文を極める:Wait On、Wait Until、およびそれらの組み合わせ
- VHDLのstd_logic_vectorマスター:信号ベクトルの作成
- Tclベースのインタラクティブテストベンチでハードウェア検証を強化