複数のPCIe世代との高性能相互接続の構築

PCIExpressと帯域幅への渇望

コンピューティング、組み込み、およびカスタムホストプロセッサをイーサネットポート、USBポート、ビデオカード、ストレージデバイスなどの「エンドポイント」周辺機器に接続する手段として、PCIExpress®（PCIe®）がリファレンスの高性能インターコネクトになりました。 PCIeは、高速シリアル通信を活用して、効率的なポイントツーポイント接続を実現し、チャネル数と信号速度を向上させることで、スケーラブルなインターフェイス帯域幅を実現します。

PCIe 1.0仕様は2002年に公開され、2.5ギガ転送/秒（GT / s）で動作し、合計x16インターフェイス帯域幅が8GByte / sになりました。その後、2006年に第2世代のPCIe 2.0仕様が登場し、帯域幅は2倍になりました。また、2010年には、PCIe3.0が帯域幅を32GByte / sに引き上げ、ハイエンドPC、ゲーム、エンタープライズコンピューティング、およびネットワーキング。

PCI Expressは、さまざまなシステム設計のリファレンス高性能インターコネクトになりました。
（出典：Diodes Inc。）

最近では、ソーシャルメディアやビデオストリーミングなどのクラウドベースのサービスの急速な普及により、大規模なデータセンター内での高速接続に対する新しい要求の厳しい要件が導入されています。

現在、IoTの時代が到来するにつれ、スマートシティやインフラストラクチャ、スマートファクトリーやその他の産業資産、商業ビルや住宅、フィットネスや医療追跡用のウェアラブル全体に設置されたネットワークセンサーが、ハイパースケールデータセンター向けの膨大な量のデータを生成するように設定されています。キャプチャ、保存、処理、および分析します。これらの力により、データセンターサーバーを高速イーサネット、ネットワーク接続ストレージ、およびAIアクセラレータに効率的に接続する次世代のPCIeに対する需要が高まっています。

コネクテッドカーは、データの負荷をさらに増やし、リアルタイムのプレッシャーを追加して、より高いレベルの自動運転、そして最終的には完全な自動運転車を可能にします。データセンターの背後では、AI推論のためのニューラルネットワークのトレーニングは、周辺通信のボトルネックを明らかにする計算集約型のタスクです。

これらのさまざまな要因が関係してくるので、PCIeが再び前進する時が来ました。 2017年に発表されたPCIe4.0は、すぐに2019年にPCIe 5.0が発表されました。図1は、各PCIeバージョンによって提供される総速度を示しています。

図1：PCIeバージョンによって提供される総速度（出典：Diodes Inc。）

PCIe 5.0は、主要なデータセンターが100Gbイーサネットから最新の400Gb仕様に移行するにつれて、広く使用されるようになると予想されます。実際には、PCIe帯域幅の増加は、イーサネット速度の進歩にほぼ追いついており、理想的には、パフォーマンスのボトルネックを回避するために2つの標準のバランスを維持しています。

「レガシー」PCI標準は最新のままです

PCIe 5.0製品が市場に参入し始め、PCI Special Interest Group（PCI-SIG）による最近の発表により、次世代のPCIe 6.0が2021年に完成する予定であるため、PCIeはパフォーマンスに最適なプロトコルです。 -近い将来、空腹の周辺通信。

同時に、下位互換性はPCIe系統の重要な強みです。 PCIe仕様には有効期限がないため、市場や同じアプリケーションでも複数の世代が共存できます。これはシステム設計者にとっての利点です。帯域幅をますます消費する要件に対応するために新しいPCIe世代が次々と登場しますが、初期の反復では、パーソナルコンピューティング、ゲーム、一部のエンタープライズコンピューティングおよびネットワーキングアプリケーションなどの多数のシナリオで価値を提供し続けます。

実装の課題を解決する

さまざまなPCIe世代間の下位互換性により、システムは、最小限の設計変更で、新しいシリコンが利用可能になったときに、より高速な転送速度の恩恵を受けることができます。一方、信号速度が上がると、信号マージンに余分な圧力がかかり、設計が複雑になる可能性があります。さらに、レガシーインターフェイス間だけでなく、USBやグラフィックポートなどの他のインターフェイス間でも、PCIeとの間のブリッジングを可能にするソリューションが明らかに必要とされています。

これらの課題に対処するには、設計者は、図2に示すクロックジェネレータ、クロックバッファ、コントローラ、パケットスイッチ/ブリッジ、ReDriver™チップ、高速マルチプレクサなど、さまざまなPCIe世代をサポートするデバイスにアクセスする必要があります。

クリックすると拡大画像が表示されます

図2：Diodes Inc.から入手可能なPCIeソリューションの例（出典：Diodes Inc。）

ReDriverチップは、高速システムでシグナルインテグリティを高めるための費用効果が高く便利なソリューションを提供できます。 ReDriverは、イコライゼーションやプリエンファシスなどの手法を使用し、遅延を最小限に抑える出力ドライバーを使用して、伝送線路の損失を補正して信号マージンを復元し、ジッターを最小限に抑えて、レシーバーでのビットエラーレートを低く抑えます。クロックやデータリカバリなどの追加機能を統合するリタイマーと比較すると、ReDriverは遅延が少なく、比較的経済的で実装が簡単です。図2は、外部グラフィックカードや外部ストレージへのケーブルなど、より長いPCBトラックを介して信号を駆動する必要がある場合にPCIeReDriverを使用する方法を示しています。これらのReDriverは完全な下位互換性があり、以前のすべてのPCIe世代をサポートしています。

ブリッジとスイッチは、さまざまなタイプのホストデバイスとエンドポイントデバイス間のインターフェイスの要件を満たしています。パケットブリッジは通常、OSI参照モデルの2つのレイヤー間、または2つのプロトコル間のインターフェイスを提供します。図2は、ブリッジを使用してPCIeとPCI-Xを含むレガシーPCI標準間、またはUSBポートやUARTバスインターフェイスに接続する方法も示しています。パケットスイッチはマルチポート/マルチレーンデバイスであり、通常、周辺機器やラインカードなどの他のピアシステムにアクセスするために、単一のルートコンプレックスを複数のレーンを持つ複数のポートに拡張するために使用されます。

さまざまなポート構成と変換機能を備えた個々のパケットブリッジとスイッチに加えて、PCIeパケットスイッチとPCIe-to-USB2.0ブリッジの機能が、DiodesIncorporatedのPI7C9X442SLPCI Express-to-USB 2.0'swidgeなどのデバイスに統合されています。 '。この多機能デバイスは、1つのPCIex1アップストリームポートから2つのx1ダウンストリームポートと4つのUSB2.0ポートにファンアウトでき、システムホストプロセッサが複数のPCIeおよびUSBデバイスに同時にアクセスできるようにします。

ダイオーズ社などの企業は、パッシブ双方向PCIe 1.0、PCIe 2.0、またはPCIe 3.0信号マルチプレクサ/デマルチプレクサのポートフォリオを提供して、グラフィックスまたは計算用の帯域幅拡張のために単一のPCIeレーンを複数のレーンに接続できます。これらのデバイスは、単一のマルチプロトコルインターフェイスからの接続を有効にするためにも使用できます。

クロックバッファは通常、単一の基準信号を入力として受け取り、PCBの周囲に広く分散するために複数の出力を生成できます。クロックバッファICはさまざまな構成で利用でき、Diodesは独自のPLL設計を提供しており、ジッタがPCIe要件内に十分に収まるようにします。クロックジェネレータは、出力ジッタが非常に低い特定の周波数でクロック信号を生成できるため、PCIeやその他のシステムクロックに適しています。設計者は、ダイオードの1.8VPI6CG18xxxおよび1.5VPI6CG15xxx PCIe 4.0クロックジェネレーターや2、4、および8チャネル構成のバッファーなど、以前のすべてのPCIe世代に準拠したさまざまな適切なデバイスを見つけることができます。これらのデバイスは、終端をオンチップで統合することにより、出力ごとに4つの外部抵抗を節約し、部品表から最大32のコンポーネントを削減します。

結論

PCIeは、組み込みおよびデスクトップコンピューティングから、高帯域幅のデータセンター接続およびニューラルネットワークトレーニングまで、アプリケーションに最適な高性能インターコネクトです。設計者は、レガシー仕様と後世代仕様の間の下位互換性を備えた、以前のPCIe標準の長い耐用年数を利用して、さまざまなシステム要件をコスト効率よく満たすことができます。ブリッジ、バッファ、リドライバ、スイッチ、マルチプレクサ/デマルチプレクサICなどの機能を含むデバイスポートフォリオにアクセスできるため、設計者は要求の厳しいアプリケーションに効率的なソリューションを提供できます。