最大50Gb / sのデータレートを備えた高速VCSELの設計、モデリング、および製造

要約

PICS3Dシミュレーションプログラムを使用して、さまざまな種類の酸化物アパーチャサイズとキャビティ長を備えた850 nm GaAs高速垂直共振器面発光レーザー（VCSEL）での周波数応答の特性を研究しました。 5μmの酸化物アパーチャサイズを使用すると、周波数応答の動作を18.4GHzと15.5GHzから21.2GHzと19GHzに、25°Cと85°Cでそれぞれ最大3dBまで改善できます。数値シミュレーションの結果は、キャビティ長が3λ/ 2からλに減少したため、周波数応答性能が21.2GHzおよび19GHzから30.5GHzおよび24.5GHzに、25°Cおよび85°Cで最大3dB改善したことも示唆しています。 / 2。その結果、高速VCSELデバイスは変更された構造で製造され、85°Cで50 Gb / sのデータレートを示しました。

はじめに

数年で、垂直共振器面発光レーザーダイオード（VCSEL）は、光データリンクのお気に入りの送信機になりました[1、2]。一方、GaAs VCSELデバイスには、低しきい値電流、消費電力、小さな発散角などのいくつかの利点があり、アレイを簡単に作成できる上面照明もあります。その需要は、5Gインターネット、3Dセンシング、LiDAR、高速光検出器などの膨大な要件とともに急速に成長しています。[3,4,5,6,7,8,9,10,11,12,13,14] 。

PICS3D（3Dのフォトニック集積回路シミュレーター）は、レーザーダイオードおよび関連するアクティブフォトニックデバイス用の最先端の3Dシミュレーターです。 PISC3Dは、非線形ニュートンラプソン法に基づいて関連する方程式を解くことにより、熱的、電気的、および光学的特性に対する厳密で自己無撞着な処理を提供する3Dの包括的な数値ソルバーです。その主な目標は、エッジおよび面発光レーザーダイオード用の3Dシミュレーターを提供することです。また、レーザーエミッターと統合または関連する他のコンポーネントのモデルを含むように拡張されました。この研究では、GaAsVCSELをシミュレートしました。もちろん、GaN VCSEL、LEDなどにも簡単に拡張できます。[15、16]。

III–V化合物材料の最初の酸化プロセスは、1989年にイリノイ大学アーバナシャンペーン校でDallesasseとHolonyakによって発見されました[17]。酸化プロセスにより、VCSELデバイスは酸化物の開口径のサイズを狭めることができます。したがって、シングル横モード動作だけでなく、高速動作とシングルモード性能も促進できます。

高い変調帯域幅を実現するために、ほとんどの設計者は、大きなDファクターと妥当な低いKファクター、通常はひずみQWを使用した高い差動ゲインを求めます。上部分布ブラッグ反射鏡（DBR）[18]の位相を調整することによる低い光子寿命、短い空洞を採用することによる高い閉じ込め係数、および小さな空洞酸化物が必要です。一方、電気的寄生を減らすと、変調速度も向上します。これらには、ボンドパッドからの寄生容量、固有のダイオード接合、およびDBR、酸化層などを接続する金属接触パッドの下の開口部外の領域が含まれ、DBRからの寄生抵抗、接合抵抗も含まれます。ただし、寄生抵抗は可能な限り低くはありません。 50オームのインピーダンスに一致する必要があります。データ通信用の高速VCSELデバイス開発に関しては、進捗状況を記録した論文がいくつかあります[19、20]。今日、最先端の50 Gb / s 850 nm VCSELデバイスは、ウェストバーグらによってチャルマース工科大学（CUT）で成功裏に実証されています。イリノイ大学アーバナシャンペーン校（UIUC）Feng etal。 [21、22、23]。この研究での実験結果を他のラボと比較したところ、データは彼らの結果に非常に近いものでした。

ただし、微分利得を増加させる最も効果的な方法は、GaAs / AlGaAsMQWをInGaAs / AlGaAs MQWに置き換えるなどのひずみ多重量子井戸（MQW）の使用です[24、25]。 GaAsベースの材料では、正孔の有効質量は電子の有効質量よりもはるかに大きいため、擬フェルミ準位がバランスバンドに向かって分離します[26]。したがって、活性層にひずみを加えると、擬フェルミ準位の分離が伝導バンドとバランスバンドの間でよりバランスが取れているため、実効正孔質量を大幅に減らすことができます。微分利得は、擬フェルミ準位の分離がより対称的になると、キャリア密度に伴う利得の増加と見なすことができます。その間、微分利得は、歪んだMQWでより圧縮的になります。さらに、ひずみは、重い穴と軽い穴のバンド間のエネルギー差を大きくすることによって、バランスバンドの混合効果も解放します。この研究では、数値シミュレーションはCrosslightPICS3Dソフトウェア[27]を介してVCSELデバイス構造に最適化されました。

メソッド/実験

図1に、この研究のシミュレーション構造用の850 nm GaAsVCSELデバイスの概略図を示します。この酸化物VCSELの場合、下から上へのエピタキシャル層構造には、GaAs基板、34対のAl _0.9のn-DBRが含まれます。 Ga _0.1 As / Al _0.12 Ga _0.88 として、5つのIn _0.08を持つInGaAsMQW活性層 Ga _0.92 6つのAl _0.37で区切られたひずみのあるQW Ga _0.63 量子バリア層として、p-DBR、および接触層として高濃度にドープされたp-GaAs。ただし、p-DBRレイヤーには2つのAl _0.98が含まれます Ga _0.02 酸化層および4つのAl _0.96 Ga _0.04 酸化層および13対のAl _0.9 Ga _0.1 As / Al _0.12 Ga _0.88 レイヤーとして。私たちの設計では、5μmと7μmの2種類の酸化物アパーチャサイズがあります。 2つのAl _0.98 Ga _0.02 酸化層は電気的および光学的機能のための開口部の閉じ込めを取得するため、4つのAl _0.96 Ga _0.04 層は寄生容量を減らし、光学応答をさらに改善するためです。したがって、ポアソン方程式を介して電位と電荷分布を計算し、電流連続方程式からキャリア輸送を計算し、さまざまなVCSEL構造の計算にうまく適用された実効指数法（EIM）近似を使用し、伝達行列法を利用します。等価レーザーキャビティの計算。この研究では、VCSELシミュレーションを実行するために適用されたのは、量子力学的、電気的、熱的、およびDBRキャビティ光学効果を含むCrosslight PICS3DソフトウェアのVCSELモジュールであり、 VCSELシミュレーション。シミュレートされたVCSEL構造が対称であることを考慮して、シミュレーション時間を節約するために、デカルト座標系ではなく円筒座標系が使用されました。洗練されたニュートン反復式がソフトウェアで利用され、VCSELモジュールの非線形方程式で正しい答えが見つかるようにしました。このレポートでは、VCSELデバイスのパフォーマンスを向上させるために、さまざまな種類の酸化物アパーチャサイズとキャビティ長を特に検討しました。 VCSEL AおよびBは、それぞれ3λ/ 2のキャビティ長を持つ7μmおよび5μmの酸化物アパーチャ用に設計されています。一方、VCSEL Cは、キャビティ長がλ/ 2の5μm酸化物アパーチャの設計を採用しています。

結果と考察

VCSEL AとBでは、キャビティの長さは3λ/ 2ですが、酸化物の開口径はそれぞれ7μm（VCSEL A）と5μm（VCSEL B）です。シミュレーション結果から、L-I曲線を図2aおよびbに示します。 VCSEL Bのしきい値電流を確認できます（ I _th 0.6mAおよび0.73mA）は常にVCSEL A（ I ）よりも低くなります _th 25°Cおよび85°Cでそれぞれ0.82mAおよび0.94mA）。明らかに、 I _th 酸化物の開口サイズが大きくなるにつれて大きくなります。垂直方向で可能な限り最小のモードボリュームを達成し、Dファクターを増加させるために、短いλ/ 2光学的厚さのキャビティが使用され、VCSEL Cの5μm酸化物アパーチャに固定されます。LI曲線から、次のことができます。 VCSEL Cのしきい値電流を参照してください（ I _th 0.55mAおよび0.67mA）は常にVCSEL B（ I ）よりも低くなります _th 図3aに示すように、25°Cおよび85°Cでそれぞれ0.6mAおよび0.73mA）。 VCSEL C（実数）の実験データで、L-I-V曲線を図3bの I に示します。 _th VCSEL C（実数）のは、25°Cと85°Cでそれぞれ0.8mAと1.08mAです。実際の場合、熱効果によって I の差が生じる可能性があるためです。 _th 実際のケースとシミュレーションの間で、結果が期待できます。

共振周波数に応じて（ fr ）および減衰率関数、

$$ fr =D \ bullet \ sqrt {I- {I} _ {\ mathrm {th}}} \ \ mathrm {where} \ D =\ frac {1} {2 \ pi} \ bullet \ sqrt {\ frac {\ eta_i \ Gamma {V} _g} {q {V} _a} \ bullet \ frac {\ partial g} {\ partial n}} $$（1）$$ \ gamma =K \ bullet {f_r} ^ 2 + {\ gamma} _o \ \ mathrm {where} \ K =4 {\ pi} ^ 2 \ left（{\ tau} _p + \ frac {\ varepsilon} {v_g \ left（\ raisebox {1ex} {$ \ partial g $} \！\ left / \！\ raisebox {-1ex} {$ \ partial n $} \ right。\ right）} \ right）$$（2）

ここで D はDファクター、 I 現在の I _th はしきい値電流、η _i は内部量子効率、Г は光閉じ込め係数 V _g は群速度、 q 電気素量 V _a はアクティブ（ゲイン）領域の体積、\（\ frac {\ partial g} {\ partial n} \）は微分ゲイン、γ は減衰係数、 K Kファクター、γ _o は減衰係数オフセット、τです。 _p は光子の寿命であり、ε はゲイン圧縮係数[28]です。

したがって、光子の寿命と共振器の有効体積を減らし、微分利得を増やすことによって、デバイス性能の周波数応答を改善することができます。これらの考慮事項に基づいて、次のセクションでも同じパラメータを使用して、光学応答を改善します。図4a〜dは、25°Cおよび85°CでのVCSELAおよびVCSELBの小信号変調応答を示しています。高速光応答のシミュレーション結果から、18.4GHzおよび15.5G Hz（VCSEL A）から21.2GHzおよび19GHz（VCSEL B）までの良好な3 dB帯域幅があり、3dB帯域幅がそれぞれ約15.2％と22.5％向上しました。したがって、閉じ込め係数の増加に起因して、VCSELデバイスは発光のしきい値電流が低くなり、VCSELのバッター帯域幅は、より小さな酸化物アパーチャサイズを使用して増加した閉じ込め係数に起因する可能性があります。

次の場合、5μmの酸化物アパーチャを維持し、キャビティ長をλ/ 2に短縮します。図5aおよびbは、25°Cおよび85°CでのVCSELCの小信号変調応答を示しています。高速光応答のシミュレーション結果から、21.2GHzおよび19GHz（VCSEL B）から30.5GHzおよび24.5GHz（VCSEL C）までの良好な3 dB帯域幅があり、3dB帯域幅が拡張されたことも示しています。それぞれ約43.9％と28.9％増加します。したがって、両方のシミュレーション結果は、より短いキャビティ長を使用した閉じ込め係数の増加に起因する、より低いしきい値電流とより大きな帯域幅を持つVCSELデバイスを示しています。

図6は、シミュレートされたf3dBと（ I の平方根）を示しています。 − 私 _th ）。これらのデータポイントの傾きは次のように表すことができます

$$ {\ mathrm {f}} _ {3 \ mathrm {dB}} =D \ times \ sqrt {I- {I} _ {\ mathrm {th}}} $$（3）<図> <画像>

（ I の平方根に対する3dB周波数 -私 _th ）VCSELAのシミュレーションの

a でのVCSELB、VCSEL C、VCSEL C（実数） 25°Cおよび b 85°C

Dファクターは、高速で動作するVCSELの内部量子効率と量子井戸の微分ゲインに関連する重要なパラメーターです[29]。したがって、Dファクターは6.9、7.3、および11 GHz / mA ^1/2 でした。 VCSEL A、B、およびCデバイスの場合はそれぞれ25°Cで。一方、Dファクターは6.0、6.7、および9.4 GHz / mA ^1/2 でした。 VCSEL A、B、およびCデバイスの場合はそれぞれ85°Cで。私たちの結果から、Dファクターは酸化物の開口径とキャビティ長に反比例します。また、Dファクターが大きいほど、しきい値電流は小さくなります。さらに、酸化物アパーチャ径が小さく（5μm）、キャビティ長が短い（λ/ 2）VCSELは、ビットあたりの低エネルギーでのデータ伝送に特に適しています[30、31、32]。 VCSELは、最大50 Gb / sのエラーのない動作速度を達成できると期待しています。

次に、VCSELデバイスを製造し、シミュレーション結果と実際のテストデータを比較しました。次に、VCSELデバイスを製作しました。図6では、VCSEL C（実数）のDファクターは8.5および8.3 GHz / mA ^1/2 でした。それぞれ25°Cと85°Cで。図7は、25°Cと85°Cで測定された小信号変調応答を示しています。ご覧のとおり、3 dBの測定帯域幅は、25°Cと85°Cでそれぞれ29.3GHzと24.6GHzです。実際のデバイスの場合は、シミュレーションの場合のVCSEL Cよりも少し低くなりました。前述したように、この違いは、デバイス製造による熱効果と寄生制限に起因する可能性があります。他の人の結果と比較して、私たちのシミュレーションは私たち自身の実験に近いです[21、22、23]。これは、VCSELシミュレーション結果が高速レーザーに適用できることを示しています。

結論

結論として、PICS3Dシミュレーションプログラムにより、VCSEL構造の酸化物アパーチャとキャビティ長を最適化しました。これらの結果を参考に、50Gb / sのVCSELデバイスを製作しました。結果は、VCSELデバイスのしきい値電流の減少と3dB帯域幅の改善を示しました。最後に、高速VCSELデバイス（85°Cで最大50 Gb / sのデータレート）が実証され、50 Gb / sのVCSELデバイス設計用のPICS3Dモデルを作成することに成功しました。