850nm VCSELの設計・モデリング・作製: 50Gb/sデータレート達成

要旨

PICS3Dシミュレーションプログラムを用いて、異なる酸化孔径サイズと共振器長を持つ850nm GaAs高速垂直共振器面発光レーザー（VCSEL）の周波数応答特性を検討した。5μm酸化孔径使用で、周波数応答が25℃と85℃で最大3dBにおいて18.4GHz/15.5GHzから21.2GHz/19GHzへ改善される。数値シミュレーション結果は、共振器長を3λ/2からλ/2へ短縮することで、25℃と85℃で最大3dBにおいて21.2GHz/19GHzから30.5GHz/24.5GHzへ更なる性能向上を示唆。結果として、修正構造上で高速VCSELデバイスを作製し、85℃で50Gb/sデータレートを示した。

はじめに

近年、垂直共振器面発光レーザーダイオード（VCSEL）は光データリンク用トランスミッタとして好まれる存在となっている[1,2]。GaAs VCSELデバイスは低閾値電流、低消費電力、小発散角、上面発光によるアレイ化容易さなどの利点を持つ。その需要は5Gインターネット、3Dセンシング、LiDAR、高速フォトディテクタ等の巨大需要とともに急増している[3-14]。

PICS3D（3D Photonic Integrated Circuit Simulator）はレーザーダイオードおよび関連アクティブフォトニックデバイス向け最先端3Dシミュレータである。PICS3Dは熱、電気、光学特性を非線形ニュートン・ラフソン法に基づき自己整合的に解く3D包括的数値ソルバである。主目的は端面発光および面発光レーザーダイオード向け3Dシミュレータ提供であり、レーザーエミッタと統合または関連する他コンポーネントモデルにも拡張されている。本研究ではGaAs VCSELをシミュレーションしたが、GaN VCSEL、LED等にも容易に拡張可能[15,16]。

III-V化合物材料における最初の酸化プロセスは1989年、イリノイ大学アーバナ・シャンペーン校でDallesasseとHolonyakによって発見された[17]。酸化プロセスによりVCSELデバイスの酸化孔径を微細化でき、単一横モード動作促進だけでなく高速動作と単一モード性能も実現可能。

高変調帯域幅達成のため、多くの設計者は大きなD因子と適度に低いK因子、典型的には歪み量子井戸（QW）による高微分利得を追求する。位相調整した上部分布ブラッグ反射鏡（DBR）による低光子寿命[18]、短共振器による高閉じ込め係数、小酸化孔径が必要。一方、電気寄生成分低減も変調速度向上に寄与。これにはボンパッド、固有ダイオード接合、金属コンタクトパッド下の非開口領域（DBR、酸化層等に接続）からの寄生容量、DBRや接合抵抗からの寄生抵抗が含まれる。ただし寄生抵抗は可能な限り低い方が良いわけではなく、50Ωインピーダンス整合が必要。高速VCSELデバイス開発の進展に関する論文複数[19,20]。現在、最先端50Gb/s 850nm VCSELデバイスはChalmers工科大学（CUT）のWestberghらとイリノイ大学アーバナ・シャンペーン校（UIUC）のFengらによって実証済み[21-23]。本研究実験結果を他研究室と比較し、我々のデータはそれらに極めて近い。

微分利得増大に最も効果的なのは歪み多重量子井戸（MQW）利用、例えばGaAs/AlGaAs MQWをInGaAs/AlGaAs MQWに置換[24,25]。GaAs系材料では正孔有効質量が電子有効質量より遥かに大きく、準フェルミ準位が価電子帯側へ分離する[26]。活性層に歪みを導入すると正孔有効質量が大幅に低減し、準フェルミ準位分離が伝導帯と価電子帯でよりバランスよくなる。微分利得はキャリア密度に対する利得増加と見なせ、準フェルミ準位分離がより対称的になると微分利得は歪みMQWでより圧縮的になる。さらに歪みは重孔・軽孔バンド間エネルギー差拡大により価電子帯混合効果を緩和する。本研究ではCrosslight PICS3Dソフトウェア[27]でVCSELデバイス構造に対する数値シミュレーションを最適化した。

実験方法

図1に本研究シミュレーション構造の850nm GaAs VCSEL模式図を示す。この酸化VCSELのエピタキシャル層構造（底から順）は：GaAs基板、n-DBR 34対 Al₀.₉Ga₀.₁As/Al₀.₁₂Ga₀.₈₈As、InGaAs MQW活性層（5層 In₀.₀₈Ga₀.₉₂As歪みQW、6層 Al₀.₃₇Ga₀.₆₃As量子障壁で分離）、p-DBR、重ドープp-GaAsコンタクト層。p-DBR層には2層 Al₀.₉₈Ga₀.₀₂As酸化層、4層 Al₀.₉₆Ga₀.₀₄As酸化層、13対 Al₀.₉Ga₀.₁As/Al₀.₁₂Ga₀.₈₈As層を含む。酸化孔径サイズは5μmと7μmの2種類を設計。2層 Al₀.₉₈Ga₀.₀₂As酸化層で電気的・光学的開口閉じ込めを実現、4層 Al₀.₉₆Ga₀.₀₄As層で寄生容量低減と光応答向上を図る。ポアソン方程式で電位・電荷分布、電流連続式でキャリア輸送、有効指数法（EIM）近似（各種VCSEL構造に成功適用実績）で計算、伝達行列法で等価レーザー共振器計算。本研究ではCrosslight PICS3DソフトウェアのVCSELモジュール（量子力学、電気、熱、DBR共振器光学効果を含み、他オプトエレクトロニクスデバイスより強い自己整合的相互作用）を適用。シミュレーションVCSEL構造が対称であるため、デカルト座標系ではなく円筒座標系を用いてシミュレーション時間短縮。高度なニュートン反復式をソフトウェアで採用し、VCSELモジュール内非線形方程式の正解を保証。本報告では特にVCSEL性能向上のため、異なる酸化孔径サイズと共振器長を考慮。VCSEL AとBはそれぞれ7μmと5μm酸化孔径、3λ/2共振器長で設計。VCSEL Cは5μm酸化孔径、λ/2共振器長設計を採用。

結果と考察

VCSEL AとBは共振器長3λ/2で酸化孔径が7μm（VCSEL A）と5μm（VCSEL B）で異なる。シミュレーション結果からL-I曲線を図2a,bに示す。VCSEL B閾値電流（I_th 0.6mA、0.73mA）は25℃と85℃で常にVCSEL A（I_th 0.82mA、0.94mA）より低い。酸化孔径拡大とともにI_th増大明確。垂直方向最小モード体積達成とD因子増大のため、光学的厚さλ/2短共振器を用い、5μm酸化孔径で固定したVCSEL Cを設計。L-I曲線からVCSEL C閾値電流（I_th 0.55mA、0.67mA）が25℃と85℃で常にVCSEL B（I_th 0.6mA、0.73mA）より低いことがわかる（図3a）。実験データVCSEL C（実測）L-I-V曲線を図3bに示す。実測VCSEL CのI_thは25℃ 0.8mA、85℃ 1.08mA。実デバイスでは熱効果によりシミュレーションとI_th差異が生じることが予想される。

共振周波数（fr）と減衰率関数により、

fr = D·√(I - I_th) where D = (1/2π)·√(η_i Γ V_g / q V_a · ∂g/∂n) (1)

γ = K·fr² + γ₀ where K = 4π²(τ_p + ε / (v_g·∂g/∂n)) (2)

D: D因子、I: 電流、I_th: 閾値電流、η_i: 内部量子効率、Γ: 光閉じ込め係数、V_g: 群速度、q: 素電荷、V_a: 活性領域体積、∂g/∂n: 微分利得、γ: 減衰因子、K: K因子、γ₀: 減衰因子オフセット、τ_p: 光子寿命、ε: 利得圧縮因子[28]。

したがって、光子寿命と共振器有効体積を減らし、微分利得を増やすことでデバイス周波数応答を改善可能。これら考慮に基づき同パラメータで次節光応答改善を図る。図4a-dにVCSEL AとBの小信号変調応答を25℃と85℃で示す。高速光応答シミュ結果から、3dB帯域幅が18.4GHz/15.5GHz（VCSEL A）から21.2GHz/19GHz（VCSEL B）へ向上、それぞれ約15.2%と22.5%向上。より小さな酸化孔径による閉じ込め係数増大が閾値電流低減と帯域幅向上をもたらす。

次に5μm酸化孔径を維持し共振器長をλ/2へ短縮。図5a,bにVCSEL C小信号変調応答を25℃と85℃で示す。シミュ結果から3dB帯域幅が21.2GHz/19GHz（VCSEL B）から30.5GHz/24.5GHz（VCSEL C）へ向上、それぞれ約43.9%と28.9%向上。両シミュ結果とも、より低い閾値電流と大きな帯域幅が、短共振器長による閉じ込め係数増大に起因することを示す。

図6にシミュレートされたf_3dB対√(I - I_th)を示す。これらデータ点の傾きは f_3dB = D × √(I - I_th) (3) で表される。

D因子はVCSEL高速動作時の内部量子効率と量子井戸微分利得に関連する重要パラメータ[29]。25℃でのD因子はVCSEL A、B、Cでそれぞれ6.9、7.3、11 GHz/mA¹/²。85℃では6.0、6.7、9.4 GHz/mA¹/²。結果からD因子は酸化孔径と共振器長に反比例し、より大きなD因子はより小さな閾値電流を伴う。さらに、小酸化孔径（5μm）と短共振器長（λ/2）VCSELは低エナジーパービットデータ伝送に特に適する[30-32]。VCSELが50Gb/sまでエラーフリー動作達成可能と期待。

次にVCSELデバイスを作製しシミュレーション結果と実測データ比較。図6に実測VCSEL C（実デバイス）D因子を示す：25℃ 8.5、85℃ 8.3 GHz/mA¹/²。図7に実測小信号変調応答を25℃と85℃で示す。3dB帯域幅は25℃ 29.3GHz、85℃ 24.6GHz。実デバイスではシミュレーションVCSEL Cよりやや低い。差異は熱効果とデバイス作製に起因する寄生制限によるものと思われる。他研究室結果[21-23]と比較し、我々シミュレーションは自実験に近い。これは我々VCSELシミュレーション結果が高速レーザー設計に適用可能であることを示す。

結論

結論として、PICS3DシミュレーションプログラムによりVCSEL構造の酸化孔径と共振器長を最適化。これら結果を参照し、50Gb/s VCSELデバイスを作製。結果はVCSELデバイスの閾値電流低減と3dB帯域幅改善を示す。最終的に高速VCSELデバイス（85℃で50Gb/sデータレートまで）が実証され、50Gb/s VCSELデバイス設計用PICS3Dモデル作成に成功した。