全加算器

ハーフアダーは、複数の2進数を追加するまで非常に便利です。 2進数の加算器を開発するための遅い方法は、真理値表を作成してそれを減らすことです。次に、3進数の加算器を作成する場合は、もう一度実行します。次に、4桁の加算器を作成する場合は、もう一度実行します。すると...回路は速くなりますが、開発時間は遅くなります。

2進数の合計を見ると、複数の2進数に加算を拡張する必要があることがわかります。

 11 11 11 --- 110 

中央の列が使用する入力の数を確認します。加算器には3つの入力が必要です。 a、b、および前の合計からのキャリー。2入力加算器を使用して3入力加算器を作成できます。

Σは簡単な部分です。通常の算術では、Σ=a + b + C _in の場合 およびΣ ₁ =a + b、次にΣ=Σ ₁ + C _in 。

C ₁ で何をしますか およびC ₂ ？ 3つの入力合計を見て、すばやく計算してみましょう。

 Cin + a + b =？ 0 + 0 + 0 =0 0 + 0 + 1 =1 0 + 1 + 0 =1 0 + 1 + 1 =10 1 + 0 + 0 =1 1 + 0 + 1 =10 1 + 1 + 0 =10 1 + 1 + 1 =11 

下位ビットについて懸念がある場合は、回路とラダーが正しく計算していることを確認してください。

上位ビットを計算するために、a + bがC ₁ を生成する場合、どちらの場合も1であることに注意してください。 。また、a + bがΣ ₁ を生成する場合、上位ビットは1です。 およびC _in は1です。したがって、C ₁ のときにキャリーがあります。 または（Σ ₁ AND C _in ）。完全な3つの入力加算器は次のとおりです。

一部の設計では、1つまたは複数のタイプのゲートを削除できることが重要な場合があり、結果を変更せずに最終的なORゲートをXORゲートに置き換えることができます。

これで、2つの加算器を接続して2ビット量を加算できます。

A ₀ Aの下位ビット、A ₁ A、B ₀ の上位ビットです。 Bの下位ビット、B ₁ Bの上位ビットであるΣ ₀ 合計の下位ビット、Σ ₁ は合計の上位ビットであり、C _out キャリーです。

2進数の加算器はこの方法では作成されません。代わりに、最下位ビットも全加算器を通過します。

これにはいくつかの理由があります。1つは、回路が最低次のキャリーを合計に含めるかどうかを決定できるようにすることです。これにより、さらに大きな合計の連鎖が可能になります。 4ビットの合計を調べる2つの異なる方法を検討してください。

 111 1 <-+ 11 <+- 0110 | 01 | 10 1011 | 10 | 11 ------ | ---- | --- 10001 1 + -100 + -101 

プログラムに2ビット数の加算を許可し、後でキャリーを記憶する場合、次の合計でそのキャリーを使用すると、2ビット加算器しか提供していなくても、プログラムはユーザーが必要とする任意の数のビットを加算できます。小さなPLCは、より多くの数のために一緒にチェーンすることもできます。

これらの全加算器は、スペースが許す限り任意のビット数に拡張することもできます。例として、8ビット加算器を実行する方法を示します。

これは、2つの2ビット加算器を使用して4ビット加算器を作成し、次に2つの4ビット加算器を使用して8ビット加算器を作成するか、ラダーロジックを再複製して数値を更新するのと同じ結果です。

各「2+」は2ビット加算器であり、2つの全加算器で構成されています。各「4+」は4ビット加算器であり、2つの2ビット加算器で構成されています。そして、2つの4ビット加算器の結果は、全加算器を使用して構築したものと同じ8ビット加算器です。

大規模な組み合わせ回路の場合、設計には一般に2つのアプローチがあります。より単純な回路を使用してそれらを複製することができます。または、複雑な回路を完全なデバイスとして設計することもできます。より単純な回路を使用して複雑な回路を構築すると、設計に費やす時間を短縮できますが、信号がトランジスタを介して伝播するためにより多くの時間が必要になります。

上記の8ビット加算器の設計では、すべてのC _{x を待機する必要があります。 アウト} A ₀ から移動する信号 + B ₀ Σ ₇ の入力まで 。設計者が製品の合計に簡略化された完全なデバイスとして8ビット加算器を構築する場合、各信号は1つのNOTゲート、1つのANDゲート、および1つのORゲートを通過するだけです。

17個の入力デバイスには131,072エントリの真理値表があり、131,072エントリを製品の合計に減らすには時間がかかります。最終結果を提供するために最大許容応答時間を有するシステムを設計する場合、より単純な回路を使用することから始めて、次に、遅すぎる回路の部分を交換することを試みることができます。

そうすれば、ほとんどの時間を回路の重要な部分に費やすことができます。

関連ワークシート：

• バイナリ数学回路ワークシート