バイナリハーフアダーの設計：ロジックゲートからラダーダイアグラムまで
2つのバイナリ桁を加算する必要があるとき、最もシンプルなデバイスはハーフアダーです。そのロジックゲート実装を以下に示します：
Σ記号は「和」出力——結果の最下位ビット（LSB）を表し、Coutは「キャリー」出力——最上位ビット（MSB）を表します。
産業制御システムでは、同じ機能をラダー（リレー）ロジックで表現できます：
両図は同一のバイナリ加算を実行し、算術ルールが回路のハードウェア配線に直接エンコードされています。
乗算のような算術演算は完全に異なる配線スキームを必要としますが、ハーフアダーは2ビットの加算に専用です。別の機能に再構成するには再配線と潜在的な新規コンポーネントが必要です。
したがって、デジタル算術回路はアナログ回路と同様に振る舞います：配線された通りのことを正確に実行し、それ以上でもそれ以下でもありません。しかし、この制約はデジタル設計に固有ではありません。ルックアップテーブルや有限状態マシンを使用して算術ルールをプログラマブルデータとして格納することで、オンデマンドで任意の計算を実行するデバイスを作成でき、現代のプログラマブルコンピュータを生み出します。
本記事ではすべての可能な設計を網羅しませんが、しばしば見過ごされるビルディングブロックから始めて、プログラマブルデバイスの核心概念への簡潔かつ洞察に富んだ考察を提供します：ルックアップテーブルメモリと有限状態マシン。
関連ワークシート：
- バイナリ数学回路ワークシート
産業技術