ADC回路の実用的な考慮事項

おそらく、ADCの最も重要な考慮事項は、その解像度です。 。分解能は、コンバータによって出力されるバイナリビットの数です。 ADC回路は、連続的に変化するアナログ信号を取り込み、それを多くの個別のステップの1つに分解するため、これらのステップの合計がいくつあるかを知ることが重要です。

たとえば、10ビット出力のADCは、最大1024（2 ¹⁰ ）を表すことができます。 ）信号測定の独自の条件。 0％から100％までの測定範囲で、コンバーターによって正確に1024個の一意の2進数が出力されます（0000000000から1111111111まで）。

11ビットADCは、出力の2倍の状態（2048、つまり2 ¹¹ ）を持ちます。 ）、0％から100％の間の信号測定の2倍の固有の条件を表します。

データ取得システム（物理的測定値を電子形式で解釈および記録するように設計された回路）では、分解能が非常に重要です。 10ビットADCを備えた機器を使用して、高さ40フィートの貯蔵タンク内の水の高さを測定していたとします。

タンク内の0フィートの水は測定値の0％に対応し、タンク内の40フィートの水は測定値の100％に対応します。 ADCは10ビットのバイナリデータ出力に固定されているため、任意のタンクレベルを1024の可能な状態の1つとして解釈します。

各ステップで表される物理的な水位を決定する ADCの場合、40フィートの測定スパンを0から1024の範囲のステップ数（1023（1024未満））で割る必要があります。これを行うと、1ステップあたり0.039101フィートの数値が得られます。

これは、ステップあたり0.46921インチに相当し、ADCのバイナリカウントごとに表される水柱の0.5インチ弱です。

このステップ値0.039101フィート（0.46921インチ）は、機器が検出できるタンクレベルの変化の最小量を表します。確かに、これは少量であり、40フィートの全体的な測定スパンの0.1％未満です。

ただし、一部のアプリケーションでは、十分にうまくいかない場合があります。タンクレベルの変化を10分の1インチまで表示できるようにするために、この機器が必要だったとします。この程度の分解能を達成し、40フィートの測定スパンを維持するには、10個を超えるADCビットを備えた機器が必要になります。

必要なADCビットの数を決定するには、最初に40フィートに1/10インチのステップがいくつあるかを決定する必要があります。これに対する答えは、40 /（0.1 / 12）、つまり40フィートで48001/10インチのステップです。したがって、バイナリカウントシーケンスで少なくとも4800の個別のステップを提供するのに十分なビットが必要です。

10ビットで1023ステップが得られ、2の10乗（2 ¹⁰ ）を計算することでこれを知ることができました。 =1024）そして1を引く。

同じ数学的手順に従って、2 ¹¹ -1 =2047、2 ¹² -1 =4095、および2 ¹³ -1 =8191。12ビットは4800ステップに必要な量を下回りますが、13ビットで十分です。したがって、少なくとも13ビットの解像度の機器が必要です。

ADC回路のもう1つの重要な考慮事項は、そのサンプル周波数です。 、またはコンバージョン率 。

これは、コンバータが新しい2進数を出力する速度です。分解能と同様に、この考慮事項はADCの特定のアプリケーションに関連しています。コンバーターを使用して貯水タンクのレベルなどの変化の遅い信号を測定している場合は、サンプル周波数が非常に遅くても、十分に機能する可能性があります。

逆に、1秒間に数千回循環する可聴周波数信号をデジタル化するために使用されている場合、コンバーターはかなり高速である必要があります。次のADC変換率と信号タイプの図を検討してください。これは、一定のサンプル間隔を持つ連続近似ADCの典型的な例です。

ここで、このゆっくりと変化する信号の場合、サンプルレートはその一般的な傾向を捉えるのに十分すぎるほどです。ただし、これを検討してください 同じサンプル時間の例：

サンプル周期が長すぎる（遅すぎる）と、アナログ信号の実質的な詳細が失われます。特にアナログ信号の後半では、デジタル出力が完全に真の形状を再現できないことに注意してください。

アナログ波形の最初のセクションでさえ、デジタル再生は波の実際の形状から大幅に逸脱しています。 ADCのサンプル時間は、アナログ波形の本質的な変化をキャプチャするのに十分な速さであることが不可欠です。

データ取得の用語では、ADCが理論的にキャプチャできる最高周波数の波形は、いわゆるナイキスト周波数です。 、ADCのサンプル周波数の半分に等しい。したがって、ADC回路のサンプル周波数が5000 Hzの場合、正常に解決できる最高周波数の波形は、2500Hzのナイキスト周波数になります。

ADCがそのADCのナイキスト周波数を超える周波数のアナログ入力信号にさらされると、コンバータは誤って低い周波数のデジタル化された信号を出力します。この現象はエイリアシングとして知られています 。次の図を観察して、エイリアシングがどのように発生するかを確認してください。

出力波形の周期が入力波形の周期よりもはるかに長い（遅い）こと、および2つの波形の形状が類似していないことに注意してください。

ナイキスト周波数は絶対であることを理解する必要があります ADCの最大周波数制限であり、実用的な最高値を表すものではありません 測定可能な周波数。安全のために、ADCがサンプル周波数の5分の1から10分の1を超える周波数を正常に解決することを期待するべきではありません。

エイリアシングを防ぐ実際的な方法は、ADCの入力の前にローパスフィルタを配置して、実際の制限を超える信号周波数をブロックすることです。このようにして、ADC回路が過剰な周波数を検出するのを防ぎ、デジタル化を試みません。

一般に、このような周波数は、「エイリアシング」されて誤った信号として出力に表示されるよりも、変換されない方がよいと考えられています。

ADCパフォーマンスのさらに別の尺度は、ステップリカバリと呼ばれるものです。 。これは、ADCがアナログ入力の大きな突然の変化に一致するように出力を変化させる速さの尺度です。特に一部のコンバータテクノロジーでは、ステップリカバリが重大な制限になります。

一例として、トラッキングコンバータがあります。これは、通常、更新期間は高速ですが、ステップリカバリが不釣り合いに遅くなります。理想的なADCは、非常に多くのビットを備えており、非常に細かい分解能で、超高速でサンプリングし、ステップから即座に回復します。また、残念ながら、現実の世界には存在しません。

もちろん、これらの特性はいずれも、コンポーネント数の増加や、より高いクロック速度で動作するように作られた特別な回路設計の観点から、回路の複雑さを増すことで改善される可能性があります。

ただし、ADCテクノロジーが異なれば、長所も異なります。最高から最低までランク付けされたそれらの要約は次のとおりです。

• 解像度/複雑さの比率： シングルスロープ統合、デュアルスロープ統合、カウンター、トラッキング、逐次比較、フラッシュ。
• 速度： フラッシュ、トラッキング、逐次比較、シングルスロープ統合とカウンター、デュアルスロープ統合。
• ステップリカバリ： フラッシュ、逐次比較、シングルスロープ統合およびカウンター、デュアルスロープ統合、トラッキング。これらのさまざまなADCテクノロジーのランキングは、他の要因に依存することに注意してください。

たとえば、ADCがステップリカバリをどのように評価するかは、ステップ変更の性質によって異なります。トラッキングADCは、すべてのステップ変化に応答するのに同じくらい遅いのに対し、シングルスロープまたはカウンターADCは、低から高へのステップ変化よりも速く高から低へのステップ変化を記録します。

逐次比較型ADCは、アナログ信号の解決においてほぼ同等の速度ですが、信号がクロックパルスごとに1分解能ステップよりもゆっくりと変化する場合、トラッキングADCは常に逐次比較型ADCを打ち負かします。

積分コンバーターをカウンターコンバーターよりも解像度/複雑さの比率が高いとランク付けしましたが、これは、高精度アナログ積分器回路の設計と製造が、カウンターベースのコンバーター内で必要な高精度DACよりも複雑でないことを前提としています。他の人はこの仮定に同意しないかもしれません。