JTAGコネクタ、ピンアウト、商用インターフェース：実践ガイド

JTAG実装に使用されるインターフェースとコネクタについて学ぶ

以前の議論では、TAPステートマシンとバウンダリスキャン操作を制御するテストアクセスポート（TAP）に焦点を当て、基盤となるIEEE 1149.1標準を探求しました。論理的側面は重要ですが、設計者は物理層（コネクタ、ピンアウト、現在利用可能な商用JTAGインターフェースの配列）も習得する必要があります。この記事は、実践的な視点でそのギャップを埋めます。

JTAGコネクタ

JTAGに単一のユニバーサルコネクタは存在しません。ほとんどのボードは標準的なメスヘッダー（0.1インチまたはそれ以下のピッチ）を使用して必要な信号を露出させます。TAP自体には4〜5ピン（TDI、TDO、TCK、TMS、オプションでnTRST）のみが必要ですが、外部インターフェースは電源、グランドも供給し、システムリセットや電圧リファレンスなどの追加ユーティリティを提供する場合があります。

コミュニティが単一の標準に収束していないものの、いくつかのヘッダー構成が広く採用されています：

• ARM JTAG 20（20ピン 0.1インチ シュラウド付き）
• ARM JTAG 14およびTI JTAG 14（14ピン 0.1インチまたは 0.05インチ）
• STDC14（STMicroelectronics）、OCDS 16ピン（Infineon、PDF）
• CoreSight 10 & 20、MIPI 34、Mictor 38
• SeggerのJ-LinkおよびJ-Traceコネクタ（ARM JTAG 20に近い）

図1は、JTAG接続に使用される最も一般的なメスヘッダーの形状とピッチを示しています。

これら様々なコネクタのピンアウト詳細は図2にまとめられています。標準JTAG信号（TDI、TDO、TCK、TMS、nTRST）は、ARMのシリアルワイヤデバッグ用のSWDIO、SWCLK、SWOと共存します。nSRST（フルシステムリセット用）やVTREF（ターゲット側電圧リファレンス）などの追加ピンは、高度なデバッグ機能とレベルシフティングを可能にします。

商用JTAGインターフェース

ハードウェアベンダーは、オープンソースソリューションからプレミアム産業用ツールまで、幅広いJTAGプローブを提供しています：

• Black Magic Probe (BMP) - 1BitSquaredとBlack Sphere Technologiesが支援するオープンソースARM JTAGインターフェース、コミュニティファームウェアで広くサポート。
• Segger J-Link - 業界標準、教育ライセンスで100ドル未満、商用モデルで400〜1,000ドル。より強力なJ-Traceは産業展開向けで1,700〜2,500ドル。
• ベンダー固有プローブ：STMicroelectronicsのSTLINKシリーズ（V2、V3SET）、MicrochipのAtmel-ICE、NXPのS32 Debug Probeなど。
• FPGAダウンロードケーブル：Xilinx Platform Cable II、IntelのFPGA Download Cable II（旧Altera USB-Blaster II）、主にビットストリームプログラミング用。

内部では、典型的なローエンドプローブは以下で構成されます：

• TAP通信を調整するマイクロコントローラ。
• 内蔵またはFTDIスタイルチップ経由のUSBインターフェース。
• ターゲットロジックレベルに合わせるレベルシフト回路。
• 信号品質のためのスイッチングとプルアップ制御。

コストの大部分は、Arm CoreSight機能をフルに解放する洗練されたファームウェアによって駆動されます。これは、GitHubで公開されているBlack Magic Probeのハードウェアとソフトウェアによって例示されています。

結論

コネクタ標準とピンアウトから、ラボと生産現場に技術をもたらす商用プローブまで、JTAGの物理層を検証しました。次の論理的ステップは、Arm CoreSightアーキテクチャとそのデバッグインターフェース（ADI）、そしてJTAGの代替として人気を集めるシリアルワイヤデバッグへのより深い掘り下げです。