V/SiOₓ/AlOᵧ/p⁺⁺Siデバイスの二重機能性：コンプライアンス電流で制御されるセレクタとメモリスイッチング

要旨

単一のV/SiOₓ/AlOᵧ/p⁺⁺Si抵抗メモリセルが、コンプライアンス電流制限（CCL）を調整するだけでセレクタまたはメモリ素子として動作可能であることを実証した。正極性フォーミング時に低CCL（1 µA）を適用すると、バナジウム電極界面に形成されるVOₓ層の金属-絶縁体転移（MIT）に起因する単方向スレッショルドスイッチングを示す。一方、高CCL（30 µA）では、SiOₓ層での導電フィラメント形成と断裂に支配されるバイポーラ抵抗スイッチングを誘導する。高熱伝導率を持つ1.5 nm AlOᵧ層が両モードでオフ電流を低減し、温度依存測定で低抵抗状態（LRS）に0.463 eVの高エネルギー障壁が明らかになり、低CCLで非線形性が向上する。この二機能共存により、セレクタとメモリ機能を兼ね備えたクロスポイントアレイ設計に柔軟性を提供する。

背景

抵抗変化型ランダムアクセスメモリ（RRAM）は、超高速スイッチング、低消費電力、多値記憶、高スケーラビリティ、3D積層互換性により次世代不揮発性メモリの有力候補。RRAMはDRAMとSSDの性能ギャップを埋め、ストレージクラスメモリ（SCM）として機能可能。しかし、高密度クロスポイントアレイにおけるスニーク電流経路が深刻な課題。非線形電流-電圧（I-V）特性を持つセレクタデバイスがこれら寄生電流抑制に不可欠。相補抵抗スイッチング、トンネルバリア、Agベーススレッショルドスイッチング、ダイオード型、オボニック閾値スイッチング、金属-絶縁体転移など様々なセレクタ概念が探索されてきた。VOₓは典型的MIT材料、SiO₂は広く用いられるパッシベーション層。SiリッチSiOₓ（x < 2）はCMOS互換性を持ち、RRAMの抵抗変化層としてフィラメントスイッチングや価数変化機構で機能可能。本研究では、シリコン底部電極を用いてシリーズ抵抗とフィラメント制御を改善したV/SiOₓ/AlOᵧ/p⁺⁺Siセルを提案し、印加CCLのみでセレクタとメモリ両挙動を示すことを報告する。

実験方法

デバイススタックをSi基板上に作製。まずBF₂イオンを40 keV、ドーズ5×10¹⁵ cm⁻²で注入しSi底部電極（BE）を高濃度ドープ、1050℃で10分アニールし格子損傷修復、シート抵抗30.4 Ω/□を実現。原子層堆積（ALD、H₂Oとトリメチルアルミニウム）で1.5 nm AlOᵧ層堆積。プラズマCVD（PECVD、300℃、5% SiH₄/N₂ 160 sccm、N₂O 1300 sccm、N₂ 240 sccm）で5.5 nm SiOₓ層形成。直径100 µmの50 nmバナジウム（V）トップ電極（TE）をスパッタリング（Ar、30 sccm）し、酸化防止用50 nm Alキャップ層を形成。電気測定はKeithley 4200-SCS半導体パラメータアナライザと4225-PMU超高速I-Vモジュールで室温実施。

結果と考察

断面TEM像（図1b）で非晶質V、SiOₓ、AlOᵧ層が単結晶Si BE上に積層、厚さそれぞれ5.5 nmと1.5 nmを確認。XPS解析でSiOₓ化学量論x = 0.88、AlOᵧ y = 1.33、わずかに酸素欠損したSiOₓが抵抗スイッチングに有利と判明。単方向スレッショルドスイッチング（図2a）は1 µA CCL下の正フォーミングステップ後に出現。デバイスは閾値電圧Vth 1.08〜1.82 Vで急峻にターンオンし、ホールド電圧Vhold 0.12〜0.54 Vでオフ状態に復帰、100サイクルで安定。温度依存性で55℃までスレッショルド挙動維持、85℃で消失しVOₓ MITがスイッチング機構と確認。過渡測定（図2d）で書き込みパルス中に高電流、パルス除去直後に減衰、セレクタ動作の特徴。AlOᵧ層の高誘電率と熱伝導率でオフ電流（1 Vで<100 pA）をVOₓセレクタ比で大幅抑制。バイポーラ抵抗スイッチング（図3a）は同デバイスを30 µA CCLでフォーミング時に出現。正リセットパルスでHRSからLRSへ、負セットパルスでHRSへ復帰。正規化コンダクタンス（G_N）はゼロバイアス跨温度で1に近く、ショットキー、ファウラー-ノルトハイム、空間電荷制限伝導を除外。代わりにLRSは半導体的振る舞い、フィラメントがVOₓ層でなくSiOₓ層に存在することを示唆。ln(I)対1000/Tプロット解析で活性化エネルギー0.463 eV、ホッピング距離5.17 nmを得て、フィラメントのホッピング伝導モデルを支持。プール-フレンケル放出寄与も観察（補足参照）。高エネルギー障壁と低CCLでの微細フィラメントが非線形性増大とスニーク電流低減をもたらす。図4a-dでCCL（5 µA、30 µA、1 mA）変化によるLRS I-V曲線と非線形性変調を図示。低CCLは低バイアス電流を抑制し非線形比（I(V_READ)/I(½V_READ)）を増大。この固有非線形性はSiOₓバルク特性とAlOᵧバリアに起因。等価回路モデルでクロスポイントアレイの読み出しマージン（ΔV）がワード線数に比例；10%読み出しマージンで10×10（5 µA CCL）と5×5（1 mA CCL）アレイが実現可能。高読み出し電圧（1 V）は0.5 Vより高非線形性だが静的電力増大のトレードオフ。

結論

V/SiOₓ/AlOᵧ/p⁺⁺Siセルは二重機能性を示す：低CCL（≤1 µA）セレクタはVOₓ MIT駆動、高CCL（≥5 µA）メモリセルはSiOₓフィラメント形成駆動。1.5 nm AlOᵧ層が高選択比（10⁴）と低オフ電流を提供。低CCLで非線形性増大し、スニーク電流低減した大規模クロスポイントアレイを実現可能。

略語

ALD

原子層堆積

BE

底部電極

CCL

コンプライアンス電流制限

CRS

相補抵抗スイッチング

DRAM

ダイナミックRAM

HRS

高抵抗状態

I-V

電流-電圧

LRS

低抵抗状態

MIT

金属-絶縁体転移

OTS

オボニック閾値スイッチング

PECVD

プラズマCVD

P-F

プール-フレンケル

RRAM

抵抗変化型RAM

SCLC

空間電荷制限電流

SCM

ストレージクラスメモリ

SPA

半導体パラメータアナライザ

SSD

ソリッドステートドライブ

TE

トップ電極

TEM

透過型電子顕微鏡

V

バナジウム