トランジスタのメーターチェック（JFET）
マルチメータを使用したJFETのテストは、テストするPN接合が1つしかないことを考えると、比較的簡単な作業のように思われるかもしれません。ゲートとソース間、またはゲートとドレイン間で測定されます。
NチャネルJFETの導通のテスト
ただし、ドレイン-ソースチャネルを介した導通のテストは別の問題です。前のセクションから、ゲートチャネルPN接合の静電容量に蓄積された電荷が、外部電圧を印加せずにJFETをピンチオフ状態に保つ方法を覚えていますか？これは、JFETを手に持ってテストしている場合でも発生する可能性があります。その結果、電荷がゲート-チャネル接合部によって蓄積されているかどうかが必ずしもわからないため、そのチャネルを介した導通のメーター読み取り値は予測できません。もちろん、デバイスのどの端子がゲート、ソース、ドレインであるかを事前に知っている場合は、ゲートとソースの間にジャンパー線を接続して蓄積された電荷を取り除き、ソースとドレインの導通のテストに問題なく進むことができます。ただし、どの端末がどれであるかがわからない場合は、ソースとドレインの接続が予測できないため、端末IDの決定が混乱する可能性があります。
JFETのテストに関する戦略
JFETをテストするときに従うべき良い戦略は、テストの直前にトランジスタのピンを帯電防止フォーム（静電気に敏感な電子部品の出荷と保管に使用される材料）に挿入することです。フォームの導電率は、トランジスタが挿入されたときにトランジスタのすべての端子間に抵抗接続を行います。この接続により、ゲート-チャネルPN接合の両端に蓄積されたすべての残留電圧が中和され、ソースからドレインへの導通の正確なメーターテストのためにチャネルが「開放」されます。
JFETチャネルは単一の途切れのない半導体材料であるため、通常、ソース端子とドレイン端子の間に違いはありません。ソースからドレインへの抵抗チェックは、ドレインからソースへのチェックと同じ値を生成する必要があります。ゲート-ソースPN接合電圧がゼロの場合、この抵抗は比較的低くする必要があります（最大で数百オーム）。ゲートとソースの間に逆バイアス電圧を印加することにより、チャネルのピンチオフは、メーターの抵抗値の増加によって明らかになるはずです。
関連するワークシート：
-
接合型電界効果トランジスタ（JFET）ワークシート
産業技術