JFETの導通とピンチオフ挙動をマルチメータで正確にテストする方法

マルチメータでJFETをテストするのは一見シンプルに見えます。デバイスにはゲートとチャネル間のPN接合が1つしか含まれないからです。しかし、ドレイン-ソースパスの測定は少し複雑です。特にトランジスタの内部容量が残留電荷を保持し、外部電圧が印加されていない状態でもデバイスをピンチオフ状態に保持する可能性があるためです。

NチャネルJFETの導通テスト

ドレイン-ソースチャネルをテストすると、ゲート-チャネルPN接合の蓄積電荷がトランジスタをピンチオフ状態に保つことがあります。これはデバイスが正常に機能していても、メータが高抵抗を示すことを意味します。どのピンがゲートか既知なら、テスト前にジャンパーワイヤでゲートをソースに短絡させると、容量が速やかに放電され信頼性の高い導通測定が得られます。ピンアウトが未知の場合、予測不能な電荷が正しい端子の特定を困難にします。

信頼性の高いJFETテスト戦略

実証済みの方法は、テスト直前にトランジスタを帯電防止フォームに置くことです。フォームの導電性が全ピン間に低抵抗ブリッジを形成し、ゲート-チャネル接合の残留電圧を中和します。デバイスが「開放」されると、マルチメータでソース-ドレイン抵抗を正確に測定できます。

JFETチャネルは単一の連続した半導体であるため、ソースとドレイン端子は実質的に交換可能です。ソースからドレイン（およびその逆）への抵抗チェックは同じ値—ゲート-ソース電圧ゼロ時に通常数百Ω—を示すべきです。ゲートとソース間に逆バイアス電圧を印加すると抵抗が増大し、JFET動作を定義するピンチオフ特性が明らかになります。

このアプローチに従うことで、信頼できる測定が保証されるだけでなく、蓄積電荷による誤解を招く効果からも保護されます。この技術は、精密なJFET特性評価が不可欠な低ノイズ増幅器段で働くエレクトロニクス技術者や設計者によって広く使用されています。

関連ワークシート：

ジャンクション電界効果トランジスタ（JFET）ワークシート

ジャンクションFET（JFET）を低電力オン/オフスイッチとして使用する JFETアクティブモード動作の理解：SPICEシミュレーションからトランスコンダクタンスまで

産業技術