電源信頼性の向上: アンダーボルテージ/オーバーボルテージロックアウトへのヒステリシス追加

抵抗分圧器は、高電圧を低電圧回路が過駆動や損傷を受けずに対応できるレベルまで減衰させます。電源経路制御回路では、抵抗分圧器が電源のアンダーボルテージロックアウト（UVLO）とオーバーボルテージロックアウト（OVLO）の閾値設定に役立ちます。このような電源電圧適格回路は、自動車システム、バッテリ駆動ポータブル機器、データ処理および通信ボードで見られます。

アンダーボルテージロックアウト（UVLO）は、異常に低い電源電圧で下流電子システムが動作することを防ぎ、システム誤動作を防止します。例えば、デジタルシステムは電源電圧が仕様以下になると不安定な動作やフリーズを起こすことがあります。電源が充電式バッテリの場合、UVLOは過放電によるバッテリ損傷を防ぎます。オーバーボルテージロックアウト（OVLO）は、破壊的な高電源電圧からシステムを保護します。アンダーボルテージとオーバーボルテージの閾値はシステムの有効動作範囲に依存するため、抵抗分圧器を用いて同一制御回路でカスタム閾値を設定します。電源ノイズや抵抗が存在しても、スムーズでチャッタリングのないロックアウト機能を得るには閾値ヒステリシスが必要です。シンプルなUVLO/OVLO回路について議論した後、デフォルト値が不十分な場合の閾値ヒステリシス追加の簡易な方法をいくつか紹介します。

アンダーボルテージとオーバーボルテージロックアウト回路

図1はアンダーボルテージロックアウト回路（現時点ではヒステリシスなし）を示します。正の基準電圧（V_T）が負の入力にあるコンパレータを持ちます。コンパレータは、電源入力と下流電子システム間の経路を開閉するパワースイッチを制御します。コンパレータの正の入力は、入力からの抵抗分圧器に接続されます。電源が投入され0 Vから上昇し始めると、コンパレータ出力は最初低く、パワースイッチをオフに保ちます。コンパレータ出力は、正の入力がV_Tに達するとトリップします。この瞬間、下側抵抗の電流はV_T/R_Bです。コンパレータに入力バイアス電流がない場合、同じ電流がR_Tに流れます。したがって、コンパレータがトリップする電源電圧は、V_T + R_T × V_T/R_B = V_T × (R_B + R_T)/R_Bとなります。これが抵抗分圧器で設定される電源UVLO閾値です。例えば、V_T = 1 V、R_T = 10 × R_Bの場合、UVLO閾値は11 Vになります。この閾値未満ではコンパレータ出力は低く、パワースイッチを開きます。このUVLO閾値以上ではスイッチが閉じ、電源がシステムに供給されます。閾値はR_BとR_Tの比率を変えることで容易に調整可能です。抵抗の絶対値は、分圧器に予算配分されるバイアス電流量によって決まります（後で詳述）。OVLO閾値を設定するには、コンパレータの2つの入力を入れ替えるだけです（例えば図2の下側コンパレータ参照）。これにより、立ち上がり入力がコンパレータ出力を低く強制し、スイッチを開きます。

図1. 抵抗分圧器、コンパレータ、パワースイッチを用いた電源アンダーボルテージロックアウト（出典: Analog Devices）

本記事の焦点ではありませんが、スイッチはNチャネルまたはPチャネルパワーMOSFETで実装可能です。前の議論では、ゲート電圧が低い（例: 0 V）ときに開く（高抵抗）NチャネルMOSFETスイッチを想定しています。NチャネルMOSFETを完全に閉じる（低抵抗）には、ゲート電圧が電源よりMOSFET閾電圧分以上高くなければならず、チャージポンプが必要です。LTC4365、LTC4367、LTC4368のような保護コントローラは、コンパレータとチャージポンプを統合し、NチャネルMOSFETを駆動しながら低静止電流を維持します。PチャネルMOSFETはチャージポンプを必要としませんが、ゲート電圧の極性が反転します。つまり、低電圧で閉じ、高電圧で開きます。

抵抗分圧器に戻ると：3抵抗ストリングでアンダーボルテージとオーバーボルテージの両ロックアウト閾値を設定できます（図2）。これは、別々の2抵抗ストリングを2つ使うよりも1つ分の分圧器バイアス電流を節約します。UVLO閾値はV_T × (R_B + R_M + R_T)/(R_B + R_M)、OVLO閾値はV_T × (R_B + R_M + R_T)/R_Bです。ANDゲートが2つのコンパレータ出力を結合し、パワースイッチへ送ります。したがって、入力電圧がアンダーボルテージとオーバーボルテージ閾値の間にあるときパワースイッチが閉じてシステムに電源を供給し、それ以外ではスイッチが開いて電源をシステムから切り離します。分圧器電流消費が懸念でなければ、別々のアンダーボルテージとオーバーボルテージ分圧器の方が、各閾値を互いに独立して調整する柔軟性が高まります。

図2. 単一抵抗分圧器を用いたアンダーボルテージとオーバーボルテージロックアウト（出典: Analog Devices）

ヒステリシス付きアンダーボルテージとオーバーボルテージロックアウト

図1において、電源がゆっくり立ち上がりノイズを含む場合、または電源に固有の抵抗（バッテリのように）があり負荷電流で電圧が低下する場合、コンパレータ出力は入力がUVLO閾値を横切るたびに繰り返しハイ/ローを切り替えます。これは、入力ノイズや負荷電流による電源抵抗での電圧降下により、コンパレータの正の入力がV_T閾値を繰り返し上下するためです。バッテリ駆動回路では、これが終わりのない発振になり得ます。ヒステリシス付きコンパレータを使用するとこのチャッタリングが解消され、スイッチ遷移がスムーズになります。図3に示す通り、ヒステリシス付きコンパレータは立ち上がり入力（例: V_T + 100 mV）と立ち下がり入力（例: V_T – 100 mV）で異なる閾値を提示します。コンパレータレベルのヒステリシスは、R_BとR_Tによって200 mV × (R_B + R_T)/R_Bにスケールアップされ、電源レベルでのヒステリシスとなります。電源入力でのノイズや降下がこのヒステリシス未満であれば、チャッタリングは解消されます。コンパレータが提供するヒステリシスが欠如または不十分な場合に、ヒステリシスを追加または増加させる方法があります。これらすべての方法は、分圧器タップでの正のフィードバックを使用します。例えば、立ち上がりコンパレータ入力がトリップ時にさらに高くジャンプします。簡単のため、以下の式ではコンパレータ自体に固有のヒステリシスがないと仮定します。

図3. 分圧器タップからパワースイッチ出力への抵抗によるアンダーボルテージロックアウト閾値ヒステリシス追加（出典: Analog Devices）

分圧器から出力への抵抗（図3）:

分圧器タップ（コンパレータの正の入力）からパワースイッチ出力へ抵抗（R_H）を追加します。電源が0 Vから上昇し始めると、コンパレータの正の入力はV_T未満で、コンパレータ出力は低く、パワースイッチをオフに保ちます。システム負荷によりスイッチ出力が0 Vにあると仮定します。したがって、入力閾値計算ではR_HがR_Bと並列になります。立ち上がり入力アンダーボルテージ閾値は、V_T × ((R_B || R_H) + R_T)/(R_B || R_H)、ここでR_B || R_H = R_B × R_H/ (R_B + R_H)です。スイッチはこの閾値以上でオンになり、電源をシステムに接続します。立ち下がり入力アンダーボルテージ閾値を計算するには、スイッチが閉じているためR_HがR_Tと並列になり、立ち下がり入力アンダーボルテージ閾値は：V_T × (R_B + (R_T || R_H))/R_B、ここでR_T || R_H = R_T × R_H/(R_T + R_H)です。コンパレータ自体にヒステリシスがあった場合、前の式でV_Tを立ち上がりまたは立ち下がりコンパレータ閾値で置き換えます。図1の例（V_T = 1 V、R_T = 10 × R_B）では、コンパレータヒステリシスもR_Hもない場合、立ち上がりと立ち下がり閾値はともに11 Vです。図3のようにR_H = 100 × R_Bを追加すると、立ち上がり入力閾値11.1 V、立ち下がり閾値10.09 Vとなり、1.01 Vのヒステリシスが得られます。この方法はOVLOには機能しません。立ち上がり入力がパワースイッチをオフにし、R_Hがコンパレータ入力を下方向に引く（スイッチを再びオンにする）ためです。

抵抗のスイッチングイン（図4）:

ヒステリシスを追加する別の方法は、実効的な下側抵抗値を変える抵抗をスイッチングインすることです。スイッチングされる抵抗は並列（図4a）または直列（図4b）に配置できます。図4aを考えます：V_INが低い（例: 0 V）とき、コンパレータ出力（UVまたはOVノード）はハイで、NチャネルMOSFET M1をオンにし、R_HをR_Bと並列接続します。M1のオン抵抗がR_Hに比べて無視できるか、R_Hの値に含まれていると仮定します。立ち上がり入力閾値は図3と同じ：V_T × ((R_B || R_H) + R_T)/(R_B || R_H)です。V_INがこの閾値を超えると、コンパレータ出力はローになり、M1をオフにしてR_Hを分圧器から切り離します。したがって、立ち下がり入力閾値は図1と同じ：V_T × (R_B + R_T)/R_Bです。V_T = 1 V、R_T = 10 × R_B、R_H = 100 × R_Bの例を続けると、立ち上がり入力閾値11.1 V、立ち下がり閾値11 Vとなり、R_Hにより100 mVのヒステリシスが得られます。この方法と以降の方法は、コンパレータ出力がパワースイッチをどうオンにするかに目的が依存するため、アンダーボルテージまたはオーバーボルテージロックアウトのいずれにも使用できます（図示せず）。

図4. スイッチングされる(a)シャント抵抗または電流と(b)直列抵抗によるアンダーボルテージまたはオーバーボルテージロックアウト閾値ヒステリシス追加（出典: Analog Devices）

図4bの構成では、立ち上がり入力閾値はV_T × (R_B + R_T)/R_B、立ち下がり入力閾値はV_T × (R_B + R_H + R_T)/(R_B + R_H)となります。図4でR_H = R_B/10とすると、立ち上がり入力閾値11 V、立ち下がり閾値10.091 Vとなり、909 mVのヒステリシスが得られます。これは図4b構成が、はるかに小さなR_Hではるかに大きなヒステリシスを生み出せることを示しています。

電流のスイッチングイン（図4a）:

図4aの抵抗R_Hを電流源I_Hで置き換えることができます。この方法はLTC4417とLTC4418の優先度コントローラで使用されています。V_INが低いとき、コンパレータのハイ出力がI_Hをイネーブルします。立ち上がり入力閾値では、コンパレータの負の入力がV_Tにあります。したがって、R_Tの電流はI_H + V_T/R_Bとなり、立ち上がり閾値はV_T + (I_H + V_T/R_B) × R_T = V_T × (R_B + R_T)/R_B + I_H × R_Tとなります。V_INがこの閾値を超えると、コンパレータのロー出力によりI_Hがオフになります。したがって、立ち下がり閾値は図1と同じ：V_T × (R_B + R_T)/R_B、入力閾値ヒステリシスはI_H × R_Tです。

抵抗分圧器バイアス電流

前の式では、コンパレータ入力の入力バイアス電流がゼロと仮定し、例では抵抗の絶対値ではなく比率のみを考慮しました。コンパレータ入力には、入力オフセット電圧（V_OS）、基準不正確さ（V_OSとまとめられる）、入力バイアスまたはリーク電流（I_LK）があります。図1のトリップポイントでの分圧器バイアス電流V_T/R_Bが入力リークより十分大きければ、ゼロリーク仮定が成り立ちます。例えば、分圧器電流が入力リーク電流の100倍なら、リークによる入力閾値誤差を1%未満に抑えられます。別の方法は、リーク誘起閾値誤差をオフセット電圧由来の誤差と比較することです。コンパレータの非理想性により、図1の入力アンダーボルテージ閾値式は：(V_T ± V_OS) × (R_B + R_T)/R_B ± I_LK × R_T（前のヒステリシス電流式と類似）となり、これは(V_T ± V_OS ± I_LK × R_B × R_T/(R_B + R_T)) × (R_B + R_T)/R_Bと書き換えられます。入力リークはコンパレータの閾値電圧における誤差として現れ、この誤差はオフセット電圧に関連付けて最小化できます。つまり、I_LK × (R_B || R_T) < V_OSとなるよう適切に抵抗を選択します。

例として、LTC4367アンダーボルテージ/オーバーボルテージ保護コントローラは、UVとOVピンで最大±10 nAのリークを持ち、UV/OVピンコンパレータの500 mV閾値オフセット電圧は±7.5 mV（500 mVの±1.5%）です。±3 mV（500 mVの±0.6%、7.5 mVオフセットの半分未満）のリーク誘起閾値誤差を予算とすると、R_B || R_T < 3 mV/10 nA = 300 kΩとなります。0.5 Vコンパレータ閾値で11 V入力アンダーボルテージ閾値を設定するには、R_T = R_B × 10.5 V/0.5 V = 21 × R_Bが必要です。したがって、R_B || R_T = 21 × R_B/22 < 300 kΩとなり、R_B < 315.7 kΩです。R_Bの最寄り1%標準値は309 kΩで、R_Tは6.49 MΩになります。トリップポイントでの分圧器バイアス電流は0.5 V/309 kΩ = 1.62 µAで、10 nAリーク電流の162倍です。この種の分析は、コンパレータの入力リーク電流による閾値誤差を増やさずに分圧器電流を最小化する際に重要です。

結論

抵抗分圧器は、同一コンパレータベース制御回路で電源アンダーボルテージとオーバーボルテージロックアウト閾値を容易に調整可能にします。電源ノイズや抵抗には、電源が閾値を横切る際のパワースイッチのオン/オフチャッタリングを防ぐための閾値ヒステリシスが必要です。アンダーボルテージとオーバーボルテージロックアウトヒステリシスの実装方法をいくつか示しました。本質的な原理は、コンパレータがトリップしたときに分圧器タップで何らかの正のフィードバックを持たせることです。保護コントローラICのヒステリシスを追加または増加させる際、一部の方法はコンパレータ出力や類似信号がIC出力ピンで利用可能かどうかに依存します。抵抗値を選ぶ際は、コンパレータの入力リークが閾値誤差の支配的な原因にならないよう注意すべきです。本記事の式を含む包括的な関連式セットがスプレッドシートとして実装され、ダウンロード可能です。

---

Pinkesh Sachdev氏はAnalog Devicesの電源システム管理担当シニアアプリケーションエンジニアです。インド工科大学ムンバイ校でB.Tech.、スタンフォード大学でM.S.を取得、ともに電気工学専攻。連絡先: pinkesh.sachdev@analog.com.

---

関連コンテンツ:

• 電源シーケンシングと監視の管理、パート1
• 電源シーケンシングと監視の管理、パート2
• 内蔵電源の選択
• 外部電源の選択
• 低消費電力設計の次の課題

さらにEmbeddedの情報を得るには、Embeddedの週刊メールニュースレターを購読してください。