自己バイアスバンドギャップリファレンスが180 nm、80 dB PSRRを達成—低消費電力、高精度温度補償

概要

本稿では、高電源電圧除去比（PSRR）を持つ改良型自己バイアスバンドギャップリファレンス（BGR）を提案します。フィードバックループを構成するオペアンプを、正温度係数（TC）電圧生成と多重化し、低消費電力化を実現。オフセット電圧を採用して絶対温度に比例した（PTAT）電圧を達成。温度非依存リファレンス生成により、ローカル負帰還ループ（LNFL）とグローバル自己バイアスループ（GSBL）の2つのフィードバックループを同時に実現し、PSRRを向上。提案BGRは180 nm BCD技術で実装し、リファレンス電圧2.506 V、温度範囲-55～125℃でTC 25 ppm/℃を達成。ライン感度（LS）は0.08 ‰/V。フィルターキャパシタなしで、低周波数でPSRR 76 dB、1 MHzまで46 dB以上を確保。

はじめに

電圧リファレンスは電子システムのコアモジュールの一つで、医療機器、電力管理、無線環境センサー、通信回路などで広く使用されています。技術向上に伴いチップ面積は縮小し続け、耐ノイズ性要求は高まる一方、特にナノスケール応用では電圧リファレンスの構造最適化と耐ノイズ性要求が劇的に増大しています。

従来のバンドギャップリファレンス（BGR）回路は、回路全体にバイアス電流を供給する追加回路ブロックを必要とし、チップ面積と消費電力を大幅に増大させます。同時に、生成バイアス電流は温度影響を大きく受け、リファレンス電圧の温度係数（TC）に影響を与えます。TC改善のための高次補償技術として、区間曲率補償、指数曲率補償、リークベース平方根補償（LSRC）などが報告されています。従来BGR回路のもう一つの欠点は、外部環境の影響を大きく受け出力電圧が不安定になりやすいことで、これが本稿の焦点です。

電源電圧除去比（PSRR）は電圧リファレンスの耐ノイズ性を測る重要パラメータ。従来のPSRR改善手法はチップ面積と消費電力の犠牲を伴います。例えば、追加アンプ、長チャネルトランジスタ、カスコード構造、追加ゲイン段など。能動アッテネータとインピーダンス適応補償を低周波と高周波それぞれでPSRR改善に採用した例もあります。カスコードカレントミラーでPSRR向上を図った例、ボディバイアスと負帰還技術で高PSRRを実現した例も報告されています。

上記課題を克服するため、高PSRR改良型自己バイアスBGRを提案。温度安定性のため、LNFLとGSBLの2つのフィードバックループを同時に実現しPSRRを向上。同時に、自己バイアス電流源（SBCS）をBGR全体で達成。定常状態では、追加バイアス電流モジュールとチップ面積なしで、GSBLを通じて提案BGRが自己給電。提示技術は、GSBLに埋め込まれた電流アンプを通じて電源電圧を出力リファレンス電圧から分離し、PSRRを効果的に改善。さらに、出力電圧不安定防止のため、出力電圧端子にLNFLを設計し出力電圧を安定化。また、温度安定リファレンス電圧をLNFLとGSBLで多重化方式で生成。これら手法により、コンパクトな構造と電流消費で高PSRR自己バイアスBGRを実装。

手法

図1に示す通り、提案BGR回路はスタートアップ回路、電流アンプ、オペアンプ、バンドギャップリファレンスコアで構成。スタートアップ回路はゼロ退化点を除去。アンプ内蔵オフセット電圧を絶対温度に比例した（PTAT）電圧に設定し、抵抗R1を通じてPTAT電流を実現。R1とR2両端電圧の正TCと、VBE(Q5)およびVBE(Q4)の負TCを適切に相殺し、ノードVREFで温度安定リファレンス電圧を達成。同時に、アンプの助けでLNFLを形成し性能向上。図1上部の電流アンプと組み合わせ、GSBLを実現し更なるPSRR改善。提案BGRの詳細実装を図2に示します。

スタートアップ回路

スタートアップ回路は図2左部に示す通り。スタートアップ段階開始時、出力電圧VREFは低レベルで、MN8とMN9をオフ状態に維持。MP1_1を通る電流でMP5へスタートアップ電流を生成。MP1_1は非常に小さいアスペクト比を持つ大きな抵抗として機能。VREF電圧はスタートアップ電流で徐々に充電。VREF電圧がバンドギャップコア部の最小動作電圧を超えると、アンプのバイアス電流が生成され、BGRを所望動作点へ駆動。同時にMN8とMN9が徐々にオンになり、MP5の電源電流をバンドギャップコアで生成される自己バイアス電流に切替。スタートアップ完了後、何らかの理由でリファレンス電圧低下時の再調整のため、スタートアップ電流はオフにしない。

SBCSジェネレーター

提案BGRには性能向上に寄与する2つのSBCSループが存在。第1はアンプのテール電流に位置。トランジスタQ4を流れるPTAT電流がQ3にミラーされる。しかし、Q4電流は抵抗R1両端電圧で決定され、これはアンプの入力オフセット電圧にクランプされる。MP7とMP8のアスペクト比が同じため、アンプ入力オフセット電圧は以下で表現可能：

VOS = VT ln N (1)

ここでNはQ1とQ2の面積比、VTは熱電圧。したがって、アンプとバンドギャップコア部の電流はPTAT電流となり、以下で与えられる：

IR1 = VT ln N / R1 (2)

バンドギャップリファレンスコアの電流がアンプにテール電流としてミラーされ、第1自己バイアスループを形成。

第2SBCSループは電流アンプで構成。式(2)のPTAT電流がMP7とMP6のカレントミラーで電流アンプにミラーされる。その後、電流IがK倍増幅されノードVREFへの電流源となり、以下で記述：

K = k1 k2 (3)

ここでk1 = SMN6/SMN7、k2 = SMP3/SMP2、Siはトランジスタiのアスペクト比。したがって、電流KIがアンプとバンドギャップコア部に再注入され、第2自己バイアスループを構築。

適切な動作と低消費電力を保証するため、電流KIはアンプとバンドギャップコアの最小必要電流よりわずかに大きく設定。提案設計では、MP6、MP7、MP8を流れる電流を同レベルIに設定。バンドギャップコア電流は2I。したがって、関係6 ≥ K > 5を満たす必要があります。

VREFジェネレーター回路

VREFジェネレーター回路は図2右部に示す通り、アンプとバンドギャップコアで構成。式(2)に示す通り、アンプのPTATオフセット電圧がSBCSループで多重化。これによりR1、R2、RTrimmingを流れる電流がPTAT電流となり、Q4とQ5の負TCの温度補償に使用。生成リファレンス電圧VREFは以下で表現：

VREF = 2VBE + (1 + (R2 + RTrimming)/R1) VT ln N (4)

(R2 + RTrimming)/R1の比率調整により、低温度ドリフトで温度補償されたリファレンス電圧を実現。

フィードバック

アンプとバンドギャップコアにLNFLを確立。これは2つの小さなLNFLで形成。第1、ループ1はアンプ入力からVREFへ、アンプ入力へフィードバック。第2、ループ2はVREFからバンドギャップコアを経てアンプテール電流へ、VREFへフィードバック。ループ1では、アンプ入力との正帰還と負帰還の二重ローカルループが存在。正帰還ループはQ5、R2、R1、Q1、MP8、MXで構成。負帰還ループはQ5、R2、Q2、MXで構成。正負帰還ループゲインは以下で導出：

AV,PF = (RTrimming/(R1+RTrimming+R2)) gm,Q1 ro,MP8 (5)

AV,NF = ((R1+RTrimming)/(R1+RTrimming+R2)) gm,Q2 ro,MP8 (6)

ここでgm,Q1はトランジスタQ1のトランスコンダクタンス、ro,MP8はトランジスタMP8の出力抵抗、Q1とQ2のgmはほぼ等しい。負帰還ループ効果の方が強いため、ループ1は帰還ループとして振る舞い、ループ特性は以下で表現：

Tloop1 ≈ (R1/(R1+RTrimming+R2)) gm,Q1 ro,MP8 (7)

p0 ≈ 1/(ro,MP8 C1) (8)

ここでp0は支配極。ループ2について、性能は以下で与えられる：

Tloop2 ≈ (1/gm,MP8)/(R1+RTrimming+R2) (9)

p1 ≈ gm,MP8/C1 (10)

ここでgm,MP8はトランジスタMP8のトランスコンダクタンス、p1は支配極。結果として、LNFL総ループゲインは：

TLNFL ≈ (R1 gm,Q1 ro,MP8 + 1/gm,MP8)/(R1+RTrimming+R2) * (1+s/z0)/((1+s/p0)(1+s/p1)) (11)

式(2)を考慮し、式(11)を書き換え：

TLNFL ≈ (ro,MP8 ln N + 1/gm,MP8)/(R1+RTrimming+R2) * (1+s/z0)/((1+s/p0)(1+s/p1)) (12)

ここでz0 ≈ gm,MP8/[C1(1+1/ln N)]。提案設計ではN=8のため、ゼロz0が極p1の約2倍に近く、LNFLループ帯域幅を2倍に拡張可能。

GSBLは電流アンプ、バンドギャップコア、アンプで形成され、自己バイアス方式で回路全体にバイアス電流を供給し、PSRR性能を向上。GSBLループゲインは：

TGSBL ≈ K(1/3 gm,MP8 || 1/gm,MX)/(R1+RTrimming+R2) (13)

ここでgm,MXはトランジスタMXのトランスコンダクタンス。トランジスタMXの主効果は、ループ補償の利便性のためVREFでの等価インピーダンスを低下させること。提案設計ではTGSBLを1未満に設定し、発振を回避。

LNFLとGSBLの助けにより、生成リファレンス電圧VREFの安定性が大幅に向上。

提案電圧リファレンスのPSRR

提案回路PSRR計算簡略化のため、リファレンス電圧VREFで駆動される部分の等価抵抗をまず計算。計算図を図3に示します。

図4aは、図3の分枝1、2を流れる電流I1、I2それぞれの等価抵抗計算用小信号モデル。等価抵抗Req1,2は以下で表現：

Req1,2 ≈ 3Req,4 ro,Q1 / (3gm,Q1 ro,Q1(RT+R1+ro,Q3) + gm,Q1 R1 ro,Q1 + 3Req,4) (14)

ここでgm,Q1とro,Q1はQ1のトランスコンダクタンスと出力抵抗、Req,4はI4分枝の等価抵抗。図2のMP6ゲート電圧がMP7ドレイン電圧で決定されるため、ノードMでの電源ノイズ減衰（PSNA）も計算必要：

VM = ΔVref + (gm,Q1 R1 ro,Q2)/(2gm,MP7(ro,Q2+ro,MP8)Req,4) ΔVref ≈ ΔVref (15)

ここでro,MP8とro,Q2はMP8とQ2の出力抵抗、gm,MP7はMP7トランスコンダクタンス。式(15)が示す通り、電源ノイズはMP6ソース-ゲート電圧にほとんど影響なし。これによりMP6は高インピーダンスro,MP6として振る舞い、アンプとバンドギャップコア部からのノイズ影響を分離。

図3のI3分枝等価抵抗は図4bで導出：

Req3 ≈ 6Req,4 / (gm,MX[3gm,Q1 ro,Q1(RT+R1+ro,Q3) + 3Req,4 + gm,Q1 ro,Q1 R1]) (16)

ここでgm,MXはMXトランスコンダクタンス。図3のI4分枝小信号モデルは図4c：

Req4 ≈ 1/gm,Q5 + R1 + RT + 1/gm,Q4 + R2 (17)

したがって、図3のアンプとバンドギャップコア部小信号等価抵抗は：

Req = Req1,2 || Req3 || Req4 (18)

したがって、提案電圧リファレンス総PSRRは図5で説明：

ΔVref/ΔVCC ≈ 6Req,4 / (gm,MX gm,MP3 ro,MP3 ro,MP6[3gm,Q1 ro,Q1(RT+R1+ro,Q3) + 3Req,4 + gm,Q1 ro,Q1 R1]) (19)

一般にgm ro >> 1が成り立つため、電源ノイズが生成リファレンス電圧に与える影響は大幅に抑制されます。

結果と考察

電圧リファレンスは180 nm BCDプロセスで実装、レイアウトを図6に示し、アクティブ面積0.05690 mm²を占有。

シミュレートされたスタートアップ波形を図7に示し、電源電圧確立時の過渡手順を説明。電源電圧が小さいとき、リファレンス回路全体が完全動作せず、スタートアップ分枝電流は非常に小さく、リファレンス電圧はゼロ維持。電源電圧上昇に伴い、生成リファレンス電圧はまず約2VBEで安定（図2のアンプ部異常動作のため）。電源電圧が提案BGR最小必要電圧を超えると、コアオペアンプが動作開始し、リファレンス電圧が所望値に迅速安定。また、所望リファレンス電圧でスタートアップ電流はほぼゼロに低下、提案SBCSがGSBLで電流供給に代わる。スタートアップ回路消費電力はチップ全体の小部分。

生成リファレンス電圧VREFの温度特性を図8に示す。-55℃～125℃範囲でのVREF電圧変動は11.3 mV、TC 25 ppm/℃を達成。

図9はリファレンス出力電圧のライン感度（LS）を示す。提案BGRは3 V以上の電源電圧で正常動作、3-5 V電源電圧範囲でVREF変動0.2 mV。これにより良好なLS 0.08‰/Vを実現。

改善されたPSRR性能を図10に示す。理論式(19)と一致する低周波数76 dB PSRR、1 MHzまで46 dB以上を確保。

従来のバイナリトリミング法が提案BGRに適しており、RTrimmingに8ビットトリミングを採用。9 mV/LSBトリミングステップを実現。表1に、3-5 V電源電圧、-55～125℃温度範囲、典型・スロー・ファスト等のプロセス corners下でのトリミング済み電圧リファレンス性能を示す。表1の通り、温度ドリフト0.6%以内、LS 0.12‰/V以下、PSRR 71 dB@10 Hz以上。

表2に提案電圧リファレンス特性概要と従来報告電圧リファレンスとの比較を示す。提案電圧リファレンスは高電源安定性を目的とするため、高次温度補償は未使用。したがって、温度や電力最適化手法に主眼を置く文献[11,12,13]のTCは提案より小さい。提案TCは必要に応じて文献報告曲率補償法で更なる最適化可能。提案コンパクト構造でLNFLとGSBLを温度非依存リファレンス電圧と同時に実現し、表2で最高PSRRとLS性能を達成。

結論

コンパクトな自己バイアスBGRで高PSRRを実現。PTAT電圧を非対称入力オフセット電圧を持つオペアンプで実装し、負温度電圧を重畳してリファレンス出力電圧を生成。同時に、同一部分でLNFLとGSBLの2つのフィードバックループを温度安定性のために実現し、構造複雑性を低減。これにより供給電流の自己完結性と電源感度改善、高PSRRを高次元で両立。

データと材料の入手可能性

本研究で生成・分析されたすべてのデータは本公開論文に含まれています。

略語

BGR:

バンドギャップリファレンス

PSRR:

電源電圧除去比

TC:

温度係数

PTAT:

絶対温度に比例

LNFL:

ローカル負帰還ループ