LM565 フェーズロックループ IC - リニアシステムに最適なソリューション

LM565 フェーズロックループ（PLL）は、入力信号の位相に関連した出力信号位相を生成する制御システムです。一部のタイプには、フィードバックループ内に位相検出器と電圧制御発振器（VCO）が含まれています。

シンプルなアナログフェーズロックループ

LM565 ICは、位相検出器と電圧制御発振器で構成される汎用フェーズロックループチップです。この記事では、LM565 ICの特徴、ブロック図、用途などについて詳しく解説します。

LM565 ピンアウト構成

LM565 PLLは14ピンを持ち、それぞれの機能は以下の通りです。

LM565ピンアウト

LM565 ICの主な仕様と特徴は以下の通りです。

フェーズロックループ（PLL）は主に以下の3つのブロックで構成されます。

LM565 PLLの簡易ブロック図

この図は、位相検出器の出力がアクティブローパスフィルタの入力となり、その出力がVCOの制御電圧として機能することを示しています。

PLLは以下の手順で動作します。

位相検出器（PD）が、フィードバック信号（出力周波数 f_out）と入力信号周波数 f_in の位相差に比例したDC電圧を生成します。
PDは乗算器として機能するため、周波数差（f_in - f_out）と和（f_in + f_out）の2つの周波数成分が出力されます。
アクティブローパスフィルタが信号を増幅し、位相検出器出力から高周波成分を除去してDC電圧を出力します。
入力がない場合、VCOは特定の周波数で信号を出力します。ローパスフィルタ出力のDC電圧を与えることで、この周波数を上下にシフトできます。したがって、ローパスフィルタ出力のDC電圧は周波数偏差に比例します。

注：このプロセスは、入力信号周波数がVCO周波数と等しくなるまで継続します。

PLLには以下の3つの動作モードがあります。

最初に入力が印加されていない状態ではフリーランモードで動作します。周波数入力後、VCO出力周波数が変化して捕捉モードに移行し、最終的に入力信号周波数とVCO出力周波数が一致するとロックモードで動作します。

LM565 PLLのブロック図

IC 565のブロック図には、フィードバックループ内のVCO、アンプ、ローパスフィルタ、位相検出器が含まれます。

フェーズロックフィードバックループは内部で接続されていません。したがって、ピン4（VCO出力）をピン5（位相比較器入力）に外部接続する必要があります。

IC565を周波数乗算用途で使用する場合、ピン5とピン4の間（ループ内）にデジタル周波数分割器を挿入します。

LM565 ICの代替品や互換品として、74LV4046A、74HCT9046A、MAX2880、MC1648などがあります。

使用方法を理解するため、LM565 ICの内部ブロック図を確認しましょう。

LM565 PLLチップの内部ブロック図

ピン3とピン2は入力ピンで、アナログ入力信号を接続します。通常ピン3はグラウンドされるため、ピン2が実質的な入力となります。
入力信号とVCOフィードバック/出力は位相検出器（PD）に入力されます。周波数または位相差がある場合、PDは正の出力電圧を生成し、同期時はゼロ電圧を出力します。
アンプが出力電圧を受け取り、増幅してVCOに供給します。VCOは波形の周波数を入力電圧の大きさに相当する値に増減させます。
この調整により、VCO周波数と入力信号周波数が一致します。
入力がない場合、VCOはフリーランモードで動作し、ピン8の抵抗とピン9のコンデンサで決まる周波数で信号を生成します。