PCB反りを解消し信頼性を高める実証済み戦略

現在、電子製品は小型化と高精度を要求しており、部品の小型化が不可欠な開発トレンドとなっています。小型化された部品を大面積PCBに実装する際、基板の平滑性により高い要求が課されます。自然と、PCBの反り量をいかに低減するかが、PCBメーカーにとって必須のテーマとなっています。

IPC-600で確認された製造規定によれば、SMT実装を通過するPCBの反りは最大0.75%とされています。しかし、大面積基板への小型部品実装においては、その規定は通用しません。一般的に、大面積PCBへの小型部品実装の要求を満たすには、PCB反りを0.5%以下に抑える必要があります。

反りの分析

本記事のこのパートでは、サンプルとしてサイズ 248mm±0.25 × 162.2mm±0.20 の8層PCBを用いて反り問題を分析します。この基板の要求反りは0.5%ですが、初回生産後の実測反りは2.5%〜3.2%の範囲にありました。

8層PCBの層構造は以下の通りです。

各層の銅残存率は以下の図の通りです。

上記分析に基づき、このサンプル基板の顕著な特徴は、各層の銅分布が不均一であることです。さらに、銅が比較的厚いため、基板反りが生じています。

PCB反りを解消するソリューション

・案#1

層間の銅残存率をバランスさせる主要な方法は、空白領域への銅張り追加です。
基板の変形応力を低減するため、パネルサイズを回転パネライズ方式で縮小するのが妥当です。このサンプルPCBの場合、パネルサイズを 610mm×520mm から 610mm×356mm に変更。前者のパネルアレイは 3×2、後者は 2×2 です。
上記改善策により、銅残存率は図3のようになります。この変更後、反りは 2.0%〜2.9% の範囲に改善されましたが、0.5%の要求からはまだ遠い状態です。

・案#2

案#1に基づき、基板剛性を追加。この変更後、PCB基板の層構造は以下の図のようになります。

この案の実施により、PCB反りは 2.0%〜2.9% の範囲にあります。明らかに、この案は反り問題の解決に効果がなく、反りと基板剛性にはほとんど相関がないことを示しています。案#1の最適化を継続し、銅残存率バランスのさらなる方法を探る必要があります。

・案#3

案#1に基づき、層2と層6を入れ替えます。案#3適用後の各層PCB銅残存率は図5の通りです。

案#3によれば、PCB反りは 0.5% 以内に収まり、リフローはんだ付けを2回実施後も 0.5% を維持し、要求を満たします。さらに、300個の試作生産でこの案の信頼性が検証されました。その結果、案#3がすべての案の中で最も優れた性能を発揮しました。

上記実験によれば、すべての誘電体層間の分布が均一であるため、銅の不均一な分布がPCB反りの原因となります。PCB基板の各層の銅残存率をバランスさせることで、基板反りは 2.5%〜3.2% の範囲から 0.5% 以内に低減され、PCB反り問題の核心的解決策は、誘電体層と銅層の間での銅残存率のバランス達成にあることがわかります。したがって、実装プロセスにおける反りについても、部品レイアウト、熱分布、実装分布によって均等化を達成し、基板反りを低減して製品品質を保証すべきです。

参考リソース
・PCBの層数と層分布を決定する要因
・多層PCB製造
・知っておくべき主要PCB設計ルール
・SMT製造に影響を与えるPCB設計要素