電子機器におけるEMC性能向上のためのPCBレイアウト最適化

PCBにおけるグランド

共通モード干渉がPCB内部信号に与える影響

プリント基板（PCB）内部のプリント配線は参照グランドプレーンに対して寄生パラメータを持ち、機能信号がPCB内で伝送されるとき、回路内の同一ネットワークの同一等電位ノードはもはや等電位ではなくなります。PCB内の電流iはソース端から始まり、一連のキャリアを経て信号源に戻り、信号を形成します。さらに、iは低インピーダンスのパスに沿って流れる傾向があるため、インピーダンスの安定性とともにiは通常変化しません。

図1は、共通モード干渉がPCB内部で差動モード干渉に変換されるプロセスを示します。i_dはPCB内を流れる差動モード電流、i_comは外部からPCBに参照グランドプレーンを通じて流入するか、またはPCB内部から参照グランドプレーンを通じて内部に戻る共通モード電流を指します。高周波i_comには2つのパスがあります：第1はGNDから出発しPCB内部の点Aから点Bへ；第2はポートS₁から静電容量Cを通じてPCB内部へ点Aから点Bへ。グランドインピーダンスZ_ABによりΔu_ABが生成されるため、正常信号がIC₂に伝達されるとき、信号に変形が生じ、共通モード干渉が差動モード干渉に変換され、u₂ = u₁ - Δu_ABの式に基づき正常信号に影響を与えます。

したがって、i_comがI/Oポートや空間放射を通じてPCB内部に入ると、PCB信号線の差動モードフィルタコンデンサは干渉をGNDへバイパスさせるだけです。この結果の前提条件は、GNDが信号回帰のための低インピーダンスと見なされ、電流が常に低インピーダンス方向へ流れることです。

EMC設計実装の鍵：PCB内のグランドインピーダンス

高周波信号によるEMC発生の理由は、信号参照レベルGNDが低インピーダンス特性を維持できないことにあります。参照レベルのインピーダンスZ_GNDが増加すると、信号伝送品質も低下します。高周波干渉問題を解決するため、EMC設計ではフィルタ、グランド、シールドなど「グランド」と密接に関連した一般的手法が用いられます。

フィルタはグランドへのコンデンサと見なせ、2構造あります：Xコンデンサを信号参照グランドに接続するか、YコンデンサやPCB内部の異なるグランド接続で信号を金属筐体に接続するかです。シールドはPCBグランドの空間への拡張と見なせます。フィルタやシールドの目的は、高周波共通モード干渉を低インピーダンスバイパスに通し、正常動作信号への流入を防ぐことです。同様に、これらすべての手法はグランドが低インピーダンスでない限り機能しません。

図2はグランドインピーダンスが回路フィルタに与える影響を示します。i_comはIC₁→IC₂→IC₁の順序で流れ、点Pに達すると、IC₁とC₁の分岐回路を通じて点AからBへ流れます。点AとB間のインピーダンスZ_ABが、点PとIC₁間のインピーダンスよりはるかに小さい場合、i_comは点PからAへ流れ、IC₁フィルタが実現されます。i_comが点Bに達すると、分岐回路B→CとB→Qが発生します。PCBレイアウトが適切に制御されていない場合、点BとC間のインピーダンスZ_BCが、Z_C2+Z_Qよりはるかに大きくなります。Z_Qは点QとIC₂間のインピーダンスを指します。もともとIC₂専用だったコンデンサが信号侵入干渉の役割を果たし、i_comがC₂を通じてIC₂入力ポートへ逆流します。

参照レベルを低インピーダンスにするため、通常は面として設計されます。一般的に、工学分野では長さ幅比が5未満の導体を低インピーダンスと見なせます。プリント配線のインピーダンスはその長さや厚さで決まるものではありません。従来のPCB設計原則では、アナログ回路の単点接地が大々的に推奨されてきましたが、デジタル回路の多点接地とデジタルモジュール回路の混在接地は、EMC問題対処にはもはや機能しません。

すべての信号の回帰が低インピーダンスの統合グランドを持つことを保証するため、4層または多層基板（統合グランドプレーン付き）が要件を満たせますが、低コスト単層基板では不可能です。コスト制約で両面基板を使用せざるを得ない場合、PCB内部信号用に比較的統合されたグランドプレーンを設計すべきです。実用上、PCBグランドインピーダンスは形状と、信号配線スルーホール、クラック、スロッティングの両方によって影響を受けます。図3aと3bはそれぞれ不良と優秀な低インピーダンスグランドプレーン設計を示します。

この図では、すべての部品がPCB表面にあり、グランドプレーンは裏面にあります。チップは表面のプリント配線abで接続され、cdは裏面のプリント配線です。外部からの高周波共通モード干渉の圧力下、cdによって形成されるスロッティングは、プリント配線回帰のZ_GNDを増加させます。Z_GNDは信号伝送プロセスで変動し、信号品質低下を招きます。したがって、PCBレイアウト設計時にcd間のプリント配線層をスルーホールで繰り返し交換することで、Z_GNDを低減できます。さらに、感度の高い信号を持つ2つのIC_Sを一緒に配置し、局所的にGNDを比較的統合されたグランドプレーンにして、信号伝送プロセスで信号が干渉されないようにできます。スルーホールを過度に高密度に配置すると、グランドプレーンにクラックが生じ、Z_GNDの増大を招くため注意が必要です。

PCBのスタッキング設計

EMC設計には4層PCBが最適です。EMSの観点からは、金属筐体または局所感度回路の金属筐体シールドが干渉問題を解決できます。EMIの観点からは、4層基板では放射放出制限要件を満たせない場合があり、多層基板では高d_u/d_tとd_i/d_tの信号が伝送プロセスでより小さな信号ループ面積を確保し、高速信号の回帰に低インピーダンスを提供できます。

PCBスタッキング設計の基本原則は、高速信号層と電源プレーンをグランドプレーンに隣接配置することです。図4は4層と6層基板のスタッキング設計を示します。図4aのS₁は高速信号層を指し、図4b、4c、4dは3つの一般的な6層PCB設計です。

3つの6層PCB設計中、設計bが最悪で、S₂層が高速信号層であるべきです。設計cとdではS₂層が高速信号層です。設計cが最良で、各信号層がグランドプレーンに密接隣接し、最短信号回帰パスを確保し、S₂とP層がGND₁とGND₂でシールドされています。設計cと比較すると、設計dではS₃がGND層から遠く、Pは設計cのような両面効果ではなく片面効果のみに達します。

PCB内の等価アンテナ

アンテナの基本機能は、無線電波の放射と受信です。放射プロセスでは高周波電流を電磁波に変換し、受信プロセスでは電磁波を高周波電流に変換します。EMC分野の放射は主に遠方界放射を指します。アンテナ形成には2つの基本条件があります：RF信号源と、RF信号源に接続された一定長の導体。工学分野では、導体長さがl = λ/20の式に従うときアンテナ効果が生じると信じられています。l = (λ/4)nのとき、nを自然数としてアンテナ効果が最大になります。

信号がPCB内で伝送されるとき、内部ループはループアンテナと同じ効果を持ちます。ループ面積が大きいほどアンテナ効果が大きくなります。厳格なPCBループ制御は差動モード干渉を効果的に阻止でき、実践で実現可能です。しかし、プリント配線長を増やすと明確なロッドアンテナ効果を引き起こすため、PCBレイアウトプロセスで相互接続信号の長さを可能な限り短くすべきです。

PCB内で伝送される高du/dt信号の回帰パスで比較的高いZ_GNDが発生すると、i_comがZ_GNDを通過する際に共通モード駆動源u_comが発生し、接続されたプリント配線やI/Oケーブルとともに外部へ放射されます。

PCBサイズが比較的小さい場合、長さの制限により内部プリント配線がアンテナ放射要件に達しないことがあります。この条件下では、I/Oケーブルをプリント配線の拡張と見なせば、放射要件を満たせます。I/Oケーブルと直接接続がなくても、I/Oケーブル間のクロストーク結合を阻止すべきです。

PCB内クロストークとその対策

PCBプリント配線と参照グランド間の結合

EMCは主に高周波共通モード信号を議論するため、分布パラメータはPCB内外で避けられません。PCBと参照グランド間で容量結合が発生し、その分布容量は最小空間内のプレート容量と自然容量で構成されます。プレート容量はPCBサイズに比例し、PCBとグランドの距離に反比例します。最小空間内の自然容量は、PCB内部プリント配線の等価直径に比例します。したがって、PCBをどこに配置しても、無限遠のグランドでも、内部プリント配線とグランド間には常に分布容量が存在します。PCBでは、比較的統合されたGNDプレーンの参照グランドプレーンへの分布容量は約10pFで、内部プリント配線の参照グランドプレーンへの分布容量は約0.001pF〜0.1pF以下の範囲です。PCB中央のプリント配線の分布容量は、PCBエッジのプリント配線よりはるかに低くなります。

PCB内部の結合

a. PCB内部結合の理論と信号への影響

PCB内部結合は容量結合と誘導結合で構成され、その理論は図5に示します。

この図では、ABとCDは両方とも微小空間を持つ平行プリント配線です。Z₀は信号線1のキャリア、Z₁とZ₂はそれぞれ信号線2のキャリアを指します。図5aでは、プリント配線AB上の信号ピーク電圧がu、信号立ち上がり時間がΔt、角周波数がωのとき、Z₂の電圧はu_v = [Z₁Z₂/(Z₁+Z₂)]cΔu/Δt。cは非常に低い値ですが、Δu/dtの値は非常に高くなり得るため、それらの積は避けられません。図5bでは、AB上の信号ピーク電流がI_c、信号立ち上がり時間がΔt、角周波数がωのとき、2つのプリント配線間の相互インダクタンスmがCDを通過し、誘導電圧はu_v = mωi_c。mの値は非常に小さいですが、信号周波数が増加する可能性があります。したがって、それらの積は避けられません。

結果として、容量結合と誘導結合の両方が、2つのプリント配線の分布パラメータcまたはmに関連します。PCBレイアウトでは、平行線間距離を増やすことでcとmの値を低減できます。実用回路では、容量結合がデジタル回路の大半を占め、PCBプレーンが平滑でない、またはスロッティングやクラックが存在する場合、誘導クロストークの影響が容量クロストークより大きくなります。しかし、PCB面積が限られている場合、平行線間距離を広げるだけでクロストークを処理することはできません。2つの隣接平行線間の最小分布パラメータを維持するため、投影面積に統合プレーン設計を配置し、トップとボトムにグランド層を持つのが最適です。

b. シールドグランドワイヤーによるクロストーク低減への影響

クロストークの度合いは、信号周波数、信号立ち上がりエッジ時間、信号線間距離、駆動ポートと受信ポートの電気特性、PCB層数など多くの要素によって決まります。クロストークは、プリント配線下に統合グランドプレーンを設け、信号間にシールドグランドワイヤーを追加することで低減できます。

PCBレイアウトプロセスでは、2つの側面がクロストーク阻止に有益です。第一に、感度の高い内部回路と外部回路を阻止。第二に、内部回路またはノイズ回路と他信号間のクロストークを阻止。実用PCBレイアウトでは、同一層内または層間で詳細なテストを実施し、クロストークリスクの有無を検出すべきです。

PCBレイアウト手順中、同一属性の信号線は同じタイミングと方向で密度よくルーティングすべきです。PCBスペースの制限によりフィルタ部品を同一線上に配置できない場合、信号間でクロストークが誘発されやすくなります。この状況は図6に示します。

c. シールドグランドワイヤーによるエッジ効果への影響

高感度信号線や高du/dt、di/dt信号線をPCBエッジ沿いに配置すると、PCB中央配置より多くのEMCリスクを受けます。エッジ信号線は、より大きな寄生容量により高周波干渉受信や外部放射を受けやすくなります。

PCB面積の制約下では、設計ファイルで20H原則に従ったレイアウトは極めて困難です。「パケット（包囲）」を使用して干渉と外部放射を低減できます。パケットラインは厚さや形状など特定要件を満たす必要はありません。通常、信号線がPCBエッジに近すぎて銅張りできない場合、7〜10mil範囲のグランドラインをシールドとして追加できます。

d. デジタル回路とアナログ回路間の相互干渉

PCBが高速デジタル回路と低レベルアナログ信号を保持し、悪いPCBレイアウトの下では、デジタルノイズによってアナログ信号にクロストークが生成されることがよくあります。デジタル回路とアナログ回路間の相互干渉は以下の理由で引き起こされます。第一に、寄生容量と寄生インダクタンスによるクロストークノイズ。第二に、電源リップルとデジタルチップ電源の悪いデカップリングによる電源ノイズ。第三に、グランドインピーダンスとシステムグランド配置によるノイズ。ノイズ問題は電源、信号、グランドの順序で処理すべきです。

参考リソース

• EMIとEMC自動化ツールの最も包括的な紹介
• 電子製品EMC性能へのPCBレイアウト影響
• PCB EMC設計での初回成功確保
• EMC改善のためのPCBパーティショニング設計ルール
• 無線周波数回路と電磁両立性のためのPCB設計
• ノートPCBのEMCを確保する3つの設計考慮事項
• PCBCartのフル機能PCB製造サービス - 多彩な付加価値オプション
• PCBCartの高度なPCB実装サービス - 1個から対応