PCB EMC設計で初回成功を確実にする：包括的設計ルールと実践ガイド

電子部品の実装プラットフォームとして電子製品での応用を実現するPCB（プリント基板）は、部品間の電気的接続を担う重要な役割を果たし、電子デバイス・装置の基盤となっています。したがって、その性能と品質は電子製品のそれらに直結します。マイクロエレクトロニクス技術の急速な発展に伴い、多数の電子製品が協調動作するようになり、それらの間の干渉が増大しています。さらに、PCB高密度化により、PCB設計の品質が干渉の程度と耐干渉性を決定する上で重要な役割を果たすようになりました。その結果、部品選定と回路設計に加え、優れた部品レイアウトと配線も、回路に最適な性能を求める場合、PCB EMC（電磁両立性）設計に貢献します。

EMCとは、デバイスまたはシステムが電磁環境下で正常に動作でき、周囲のデバイスやシステムに許容できない電磁妨害を与えない能力を指します。電磁妨害は主に、非常に高い動作周波数、または許容できないレイアウトや配線によって形成されます。避けられない高周波（RF）の背景下で、設計者はPCB設計でEMCを考慮する際、部品レイアウト、配線、電源とグランド設計に注力すべきです。さらに、層数の異なるPCBでは、最適な性能を達成するために異なる設計要素を考慮する必要があります。

干渉源

差動モード電流とコモンモード電流

a. 差動モード伝送とコモンモード伝送

あらゆる回路にはコモンモード（CM）電流と差動モード（DM）電流が含まれます。両者がRF伝送の程度を決定します。実際には両者の間に大きな違いがあります。一組のリードまたはトレースと参照リターンパスが与えられれば、どちらのタイプの電流も利用可能です。一般にDM信号はデータや有用な情報を伝送します。一方、コモンモードはDM電流の負の効果として、EMCに最も多くのトラブルをもたらします。DM伝送は通常線間伝送と定義され、CM伝送は通常線間対地伝送と定義されます。閉ループによる最大電界強度は式 で求められます。Eは最大電界強度（μV/m）、rは閉ループと測定アンテナの距離（m）、fは周波数（MHz）、I_sは電流（mA）、Aはループ面積（cm²）です。

上式より、電界強度はループ面積に比例することが明確です。DM伝送レベル（TL）を低減するには、ソース電流の低減に加え、ループ面積を縮小すべきです。

b. CMとDMの相互変換

異なるインピーダンスを持つ2本の信号線が存在する場合、DMとCMは相互に変換されます。インピーダンスは主にリードや櫛形コンデンサ・インダクタによって決まり、これらは物理的な配線と相関します。大多数のPCB配線では、寄生容量と寄生インダクタンスを最小限に制御し、CMとDMの発生を防ぐ必要があります。したがって、環境に敏感な回路は、各導体のリードまたは櫛形容量が寄生容量と等価になるよう、ある手法でバランスを取る必要があります。

c. CMとDM干渉を防ぐ一般的手法

CMとDM電流およびRF干渉を防ぐ基本指針は、電流容量の相殺または最小化にあります。電流がトレースを流れると磁力線が発生し、電界が生じます。両者ともRFエネルギーを放射可能です。磁力線を相殺または最小化すればRFエネルギーは存在しなくなり、最終的に干渉を防止できます。具体的な対策や遵守すべきルールは記事の後半で説明します。

クロストーク

PCB設計の重要な要素として、クロストークはプロセス全体の各リンクで慎重に考慮する必要があります。クロストークとは、トレース、リード、ケーブル束、部品、または電磁妨害の影響を受けやすい他の電子部品間の望ましくない電磁結合を指します。

主要なEMI（電磁妨害）伝送手法として、クロストークはトレース間の干渉を引き起こします。クロストークは容量結合と誘導結合に分類されます。前者は通常、トレースが他のトレースまたは参照プレーン上に位置することから生じます。後者は通常、物理的に互いに近接したトレースから生じます。平行トレースの場合、クロストークには順方向と逆方向の2モードがあります。PCBでは、順方向クロストークより逆方向クロストークの方が考慮すべき価値が高いです。回路において、電源と干渉を受けるトレース間のインピーダンスが大きいほど、クロストークレベルは高くなります。誘導クロストークは、トレース間のエッジツーエッジ距離を広げたり、トレースと参照プレーンの距離を最小化したりすることで制御できます。

デジタル信号スペクトル分析

a. デジタル信号

デジタル信号の属性は矩形波であり、矩形波信号は基本波と多数の高調波正弦波で構成されます。フーリエ変換を適用してデジタル信号の周波数領域波形を取得できます。したがって、パルス繰り返し周期が短いほど繰り返し周波数が高くなり、高調波周波数も高くなります。理論上、矩形波の立ち上がり時間はゼロなので高調波成分は無限大ですが、実際には立ち上がりエッジと立ち下がりエッジを持つ台形波形です。

b. パルスの時間領域と周波数領域変換（フーリエ変換）

フーリエ変換により矩形パルスはコサイン波またはサイン波に分解され、式 に従います。この式でAD_nは各コサイン波形の振幅、nは高調波数、ωは角周波数を指します。

デカップリングとグランド

a. デカップリング設計

インダクタとコンデンサで構成されるローパスフィルタは、高周波干渉信号をフィルタリングできます。ライン上の寄生インダクタンスは電源供給を遅らせ、駆動デバイスの出力電流を低下させます。デカップリングコンデンサの適切な配置と、インダクタとコンデンサの蓄エネルギー機能の活用により、オン/オフの瞬間にデバイスへ電流を供給できます。DCループでは負荷変動が電源ノイズを引き起こします。デカップリングコンデンサの配置により、負荷変動によるノイズ発生を防止できます。

b. グランド設計

電子デバイスにおいて、グランドは干渉制御の重要な手段です。グランドをシールド対策と正しく組み合わせれば、ほとんどの干渉問題が解決します。

部品レイアウトと配線

回路レイアウトは電磁妨害の程度と耐干渉強度を直接決定します。適切なレイアウトは回路効率を高めるだけでなく、システム全体のEMCも改善します。ユニット回路の動作周波数が高くなるほど、速度が上がり、信号スペクトルが多様化します。その結果、高周波成分の割合が高くなるほど干渉は強くなります。周波数の観点からは高周波回路、中周波回路、低周波回路の順。論理速度の観点からは高速回路、中速回路、低速回路の順です。この理論に従い、回路レイアウトは以下の設計に従って実施すべきです。

周波数や速度による分類のほか、機能とタイプも分類基準として使用できます。詳細な対策は記事の残りの部分で詳しく説明します。読み進めて詳細をご確認ください。

EMCのためのPCB設計ルール

EMC性能を損なう干渉源が特定されたので、それらに対応するEMC配慮の設計ルールを策定すべきです。ここではEMC成功のためのPCB設計ルールを示します。

面レイアウト

a. PCBサイズの考慮

非常に大きな基板では配線が長くなりインピーダンスが増大、耐ノイズ性が低下、製造コストが上昇します。非常に小さな基板では放熱に支障が出たり、隣接トレース間でクロストークが発生しやすくなります。推奨PCBサイズは長方形で、長辺と短辺の比を3:2または4:3とします。さらに、基板サイズが200mm×150mmを超える場合、基板が受ける機械的強度を考慮すべきです。したがって、PCBメーカーの基板寸法制限を知ることは非常に重要です。例えば、PCBCartは最小6×6mm、最大600×700mmの基板製造が可能です。詳細についてはカスタムPCB製造能力をご確認ください。

b. 部品レイアウトのパーティショニング

デジタル回路、アナログ回路、ノイズ源を基板上で独立配置し、高周波回路を低周波回路から分離します。また、強い信号と弱い信号の部品分布、信号伝送方向の問題にも注意を払います。

c. コア部品を中心としたレイアウト

各機能回路のコア部品を中心に、部品を同じ方向に沿って整然かつコンパクトに配置します。信号間の結合形成を防ぐため、干渉を受けやすい部品を隣接配置しないようにします。

d. 感度信号部品の配置

感度信号部品を電源と高電力デバイスから遠ざけ、感度信号線を高電力デバイスの下を通らせないようにします。熱感受性部品を発熱デバイスから遠ざけ、温度感受性部品を最も温度の低いエリアに配置します。

e. 高電位差部品間の距離

高電位差を持つ部品間の距離を広げ、短絡発生の可能性を回避します。また、高電力部品はテスト時に手が触れられない場所に配置し、絶縁保護を施すよう努めます。

f. スルーホールの削減

スルーホール1つあたり0.5pFの分布容量が生じるため、スルーホールを減らすことは動作速度向上に有益です。

部品レイアウト

a. IC部品の優先選択

ディスクリート部品と比較して、IC部品は優れたパッケージング、少ない半田接点、低故障率の利点があるため優先的に選択すべきです。また、比較的緩やかな信号スロープを持つデバイスを選択し、信号による高周波成分の発生を抑制します。表面実装デバイスの採用により配線長を短縮し、インピーダンスを低減し、EMCを改善できます。

b. 同分類部品のグループ配置

部品を同一分類に基づいて配置し、非互換部品を独立配置して、空間的に互いに干渉しないようにします。

c. 重量物の取り扱い

15gを超える部品は、サポートで固定するまで半田付けしないでください。大型・重量で発熱の大きい部品は基板に実装せず、完成品ボックスの底板に実装すべきです。さらに放熱を保証し、熱感受性部品を発熱部品から遠ざけます。

d. 調整可能部品の配置

ポテンショメータ、可変インダクタ、可変コンデンサ、マイクロスイッチなどの調整可能部品については、システム全体の構造要件を考慮します。内部調整が必要なら基板上に、外部調整が必要なら機械ボードと互換性のある場所に配置します。

配線設計

一般的な配線ルールは以下の順序に従います：

この一般ルールに加え、以下の詳細を決して無視しないでください：

1. 放射妨害を最小化するため、多層PCBを採用し、内層を電源プレーンとグランドプレーンとして定義し、電源回路インピーダンスを低減し、共通インピーダンスノイズを防止し、信号線のために均一なグランドプレーンを生成します。これは信号線とグランドプレーン間の分布容量を改善して放射を防止する上で重要な役割を果たします。多層PCBの詳細な設計ノートは「PCB層数とEMC設計」の節で説明します。
2. 高周波信号では、電源線、グランド線、基板上のトレースのインピーダンスを低く維持します。周波数が非常に高い場合、電源線、グランド線、基板トレースはすべて干渉を受信・送信する小さなアンテナになります。このような干渉を克服するには、フィルタコンデンサを追加するよりも、電源線、グランド線、基板トレースが持つ高周波インピーダンスを低減することがより重要です。したがって、基板上のトレースは短く、太く、均等に配置すべきです。
3. 電源線、グランド線、プリントトレースを適切に配置し、短く直線的にして、信号線とリターン線で形成されるループ面積を最小化します。
   
4. クロックジェネレータをクロックデバイスのできるだけ近くに配置します。
   
5. 水晶発振子のシェルをグランドに接続します。
   
6. クロックドメインをグランド線で囲み、クロック線を可能な限り短くします。
   
7. 基板上では90°ではなく45°の折れ線を適用し、高周波信号の伝送と結合を低減します。
   
8. 単層PCBと二層PCBでは、電源と一点接続、グランドと一点接続を適用します。電源線とグランド線は可能な限り太くします。
   
9. I/O駆動回路を基板エッジのコネクタ近くに配置します。
   
10. 重要な線は太くし、両側に保護グランドを追加します。高速線は短く直線的にします。
    
11. 部品ピンを可能な限り短くします。特にデカップリングコンデンサではリードレス実装コンデンサを活用します。
    
12. A/D部品では、デジタル部とアナログ部のグランド線をクロスさせないでください。
    
13. クロック、バス、チップセレクト信号をI/O線とコネクタから遠ざけます。
    
14. アナログ電圧入力線、基準電圧端子をデジタル回路信号線、特にクロックから遠ざけます。
    
15. クロック線がI/O線に垂直な場合の方が平行な場合より干渉は小さくなります。また、クロック部品ピンをI/Oケーブルから遠ざけます。
    
16. 水晶発振子やノイズ感受性デバイスの下に配線を配置しないでください。
    
17. 弱信号回路や低周波回路の周りに電流ループを形成しないでください。
    
18. いかなる信号もループを形成しないようにします。ループを配置しなければならない場合、可能な限り小さくします。

トレース配線

1. 同じ出力で逆方向の電流信号に対して平行レイアウトを実施し、磁気干渉を相殺します。
   
2. プリントリードの不連続性を極力減らします。例：リード幅を急変更せず、リードのコーナーを90°以上にします。
   
3. EMIはクロック信号線から最も多く発生し、配線時にクロック信号線をグランドループに近接させます。
   
4. バスドライバを駆動対象バスの隣に配置します。PCBから離れた配線の場合、ドライバをコネクタの隣に配置します。
   
5. クロックリード、ロウドライバ、バスドライバの信号線は通常大きな過渡電流を運ぶため、プリントリードを可能な限り短くします。ディスクリート部品ではプリントリード幅を約1.5mmに、ICでは0.2mm〜1.0mmの間とします。
   
6. 大面積銅箔を発熱デバイスや大電流リード周辺で使用しないでください。長期間熱環境に置かれると銅箔の膨張や剥離などの問題が発生する可能性があります。大面積銅箔を使用しなければならない場合、グリッドパターンを活用すると、銅箔と基板間の熱接着によるガス放出を除去するのに有益です。
   
7. パッド中心のビア孔径を部品ピンより適度に大きくします。パッドが大きすぎるとドライ半田の原因になります。

電源設計

不適切な電源設計は大きなノイズを生成し、最終的に製品性能を低下させます。不安定な電源を引き起こす2つの主要因は：
#1: 高速スイッチング状態での過渡交換電流が大きすぎること
#2: 電流リターンパスにインダクタンスが存在すること

したがって、PCB設計では電源の完全性を十分考慮し、以下のルールも遵守すべきです。

a. 電源デカップリングフィルタ設計

ICチップ電源の両端に0.01μF〜0.1μFのデカップリングコンデンサをブリッジ接続すると、基板全体のノイズとサージ電流を大幅に低減できます。電流補償が果たされれば、デカップリング容量は低いほど良いです。リードインダクタンスが低いため、チップ部品を最適に使用すべきです。

電源をフィルタリングする最も効果的な方法は、AC電源線にフィルタを配置することです。リード間の相互結合やループ発生を防ぐため、フィルタの入出力線を基板の両側から引き出し、リードを可能な限り短くします。

b. 電源保護設計

電源保護設計は過電流保護、欠電圧警報、ソフトスタート、過電圧保護をカバーします。過電流保護はPCBの電源部でヒューズを用いて実現できます。ヒューズ溶断時に他モジュールに影響を与えないよう、入力電圧も設計して容量を維持します。過電圧による部品破損を防ぐため、配電線とグランド電位の間に放電管やバリスタなどの保護デバイスを介して等電位を確立し、過電圧保護を実現します。

グランド設計

等電位デバイスの電位基準点として、グランド線は不変電位ではありません。グランド線上の点間電位を測定すると比較的大きな差が観測されることがあり、これが回路動作時のエラーの原因となります。

グランド線によるEMIの主因はグランド線のインピーダンスにあります。電流がグランド線を流れると電圧が発生し、これが実際のグランドノイズです。この電圧に駆動されてグランド線上にループ電流が発生し、グランドループ干渉を生じます。2つの回路が同一グランド線を共用する場合、共通インピーダンス結合が発生します。

グランドループ干渉の解決策には、グランドループの切断、グランドループインピーダンスの付加、バランス回路の適用があります。共通インピーダンス結合を克服する方法は、共通グランド線のインピーダンス低減または一点並列グランドです。グランド線設計の具体的ルールは以下の通りです。

a. デジタルグランドとアナロググランドの分離

基板上にアナログ回路とリニア回路の両方が存在する場合、それらを互いに分離すべきです。低周波回路は一点並列グランドにより依存すべきです。実配線で問題が発生した場合、並列グランドの前に部分的に直列グランドを実施できます。高周波回路は多点直列グランドに依存する傾向があり、グランド線は短く太くすべきです。高周波部品周辺にはグリッド状銅箔を大面積適用すべきです。

b. グランド線を可能な限り太くする

グランド線を可能な限り太くし、PCB許容電流の2倍の電流が流せるようにして耐ノイズ性を高めます。銅ベタでグランド線を作る場合、デッド銅を避けます。また、同機能の銅を太いリードで相互接続し、グランド線の品質を確保してノイズを低減します。

c. グランド線による閉ループ回路

デジタル回路のみを含む基板では、グランド回路を環状ループとして設計することで耐ノイズ能力を高められます。

PCB層数とEMC設計

適切なPCB層数

層数の観点では、単層PCB、二層PCB、多層PCBがあります。

a. 単層・二層PCB

中低密度配線や低信頼性回路に適用可能です。製造コストの観点から、ほとんどの民生用電子製品は単層または二層PCBに依存しています。しかし、構造上の欠陥により多くのEMIを生成し、外部干渉にも敏感です。

b. 多層PCB

高密度配線と高信頼性チップ回路により多く適用されます。したがって、信号周波数が高く、電子部品が高密度に分布している場合、少なくとも4層PCBを選択すべきです。多層PCB設計では、電源プレーンとグランドプレーンを特定して配置し、信号線とグランド線の距離を縮めます。その結果、すべての信号のループ面積を大幅に減らせます。EMCの観点から、多層PCBは放射を効果的に低減し、耐干渉能力を向上させます。

単層PCB設計

単層PCBは通常、数百kHzの低周波で動作します。RF回路リターンの欠如、完全閉鎖に必要な制御条件、明確なスキン効果、避けられない磁気・ループアンテナ問題など、高周波設計条件の多くが低周波制限により制約されるためです。したがって、単層PCBは静電気、高速パルス、放射または伝導RFなどのRF干渉に敏感です。単層PCB設計では、信号品質と端子マッチングは考慮されません。まず電源とグランド線設計、次に高リスク信号設計でグランド線の隣に配置（より近くほど良い）、最後にその他の線設計です。具体的な設計対策は以下の通り：
a. 電源とグランド線がキーボード回路信号ネットワークで電源ボックスのグランドポイントに沿うことを確保。
b. トレースをサブ機能に従って配線し、感度部品と対応するI/O端子・コネクタの設計要件を批判的に考慮。
c. キーボード信号ネットワークのすべての部品を隣接配置。
d. 複数のグランドポイントが必要な場合、それらが相互に接続され、接続方法設計を含めることを確認。
e. その他の線配線では、RF耐性の高い線にミニパス設計手法を用い、RFリターンパスを全行程で明確にする。

二層/多層PCB設計

1. キー電源プレーンを対応するグランドプレーンに隣接配置し、結合容量を生成。PCBデカップリングコンデンサと協調し、キー電源プレーンのインピーダンス低減と優れたフィルタリング効果を獲得。
2. 隣接プレーン上のキー信号を分割ゾーンを跨がせない。信号ループ拡大、強烈な放射、干渉感度増大を防止。
3. クロック信号、高周波信号、高速信号などのキー信号には隣接グランドプレーンが必要。例：グランドプレーンに隣接した信号プレーンを信号配線の最適プレーンと見なし、信号ループ面積とシールド放射を縮小。
4. 電源プレーンは通常、20Hルールに準拠してグランドプレーンより小さくする。

PCBのEMC設計は、技術、知識、経験の複雑さから生まれます。本記事に記載したすべての設計ルールは、エンジニアがEMC設計で初回成功を収めるための基礎的・概念的ガイドラインを提供することを目的としています。実際、優れたEMC設計には、エンジニアが可能な限り多くの要素を基板設計に考慮し、それらが何であるか、どう対応すべきかを知っていることが要求されます。

参考資料

• EMIとEMC自動化ツールの最も包括的な紹介
• PCBレイアウトが電子製品EMC性能に与える影響
• EMC改善のためのPCBパーティショニング設計ルール
• 無線周波数回路と電磁両立性のためのPCB設計
• ノートPC PCBのEMCを確保する3つの設計考慮事項
• PCBCartのフル機能PCB製造サービス - 多彩な付加価値オプション
• PCBCartの高度なPCB実装サービス - 1個から対応