エキスパートガイド：高速PCB用イメージプレーン設計

現代では多層PCBがほとんどの高速回路システムで使用され、多くのシステムが複数の動作電源を持つため、イメージプレーン設計、特に複数電源/グランドプレーン間の関係設定に厳しい要求が生じます。また、デバイス層設計では特殊な銅張り面を設計し、発振器のRF（無線周波数）エネルギー生成を防止し、高電力部品への優れた放熱を提供する必要があります。

イメージプレーンの機能

イメージプレーンは、プリント基板内で信号層に隣接する銅張り面です。主な機能は以下の通り：

1. リフロー雑音とEMI（電磁干渉）の低減：イメージプレーンは信号リフローの低インピーダンスパスを提供し、特に大電流が電源分配システムで流れるときに有効。また、信号とリフローで形成される閉ループ面積を減らし、EMIを低減。
2. 高速デジタル回路の信号線間クロストーク制御：クロストークは比率D/Hで決まり、Dは干渉源と被干渉対象の距離、Hは信号層間のイメージプレーン高さ。Hの値を変えてD/H比を制御することで、信号線間クロストークを最終的に制御。
3. インピーダンス制御：プリント配線の特性インピーダンスは線幅と配線・イメージプレーン間の高さに関連。イメージプレーンがないとインピーダンス制御不能となり、伝送線マッチング失敗と信号反射を招く。

また、イメージプレーンは外部基板への反射ノイズ制御にも寄与します。ただし、イメージプレーンだけではこれら機能の実装には不十分で、期待目標達成には厳格な設計ルールの補完が必要です。これは「高速デジタル回路のノイズ制御にはイメージプレーンが必須だが、単独では機能しない」と言い換えられます。

信号リフローの層スキップ

多層PCBでは、各配線層は1つのイメージプレーンに隣接し、信号のリターン電流は対応するイメージプレーン上を流れます。信号線が配線層を通過しない場合、通常はまず信号線を1つの配線層に接続し、次にスルーホールで別層に接続します。したがって信号線が層間をスキップするのに伴い、リターン電流も同経路を追従します。両層がグランド層なら、リターン電流は2層接続スルーホールやグランドピンでスキップ可能。一方が電源層、他方がグランド層の場合、リターン電流が層間スキップできる唯一の機会はデカップリングコンデンサ配置位置です。デカップリングコンデンサやグランド層接続スルーホールがない場合、リターン電流は最遠経路を追従せざるを得ず、他回路とデカップリングされクロストークとEMIを引き起こします。

したがって、PCB設計プロセスでは、層スキップを部品隣接のグランドピンまたはデカップリングコンデンサ周辺に設定するのが最良。不可能な場合、グランドスルーホール（2グランド層間スキップ）やバイパスコンデンサ（電源層とグランド層間スキップ）をスキップポイントに配置し、リターン電流のスキップを可能にします。

プレーン分割

多層PCB使用時、特定幅の無銅箔領域を生成し、統合されたイメージプレーンを複数の独立部分に分割することがあり、これをプレーン分割と呼びます。

プレーン分割は通常、ノイズが感度回路に干渉するのを防ぎ、異なる基準電圧を分離するために使用されます（デジタルノイズのアナログ/オーディオ/I/O領域侵入防止、5Vと3.3V電源電圧の分離等）。

プレーン分割は完全分割と不完全分割に分類されます。前者は分割後、電源層とグランド層が完全に分離。後者は電源層は完全分離だが、グランド層が「ブリッジ」で接続。完全・不完全の選択は、分割プレーン間に信号接続があるかどうかに依存します。

プレーン分割の例

図1は、アナログ・デジタル混在回路テストプラットフォームのイメージプレーン設計の一部。ビデオアナログ入力がAD変換でFPGAへ伝送され、DA変換で出力。ADとDAは独立電源部品で給電。デジタル部品が基板大部分を占め、アナログ部品は少部分だが、すべてシステム性能に不可欠。したがって細心の注意で処理する必要があります。理想的にはデジタル部ノイズがアナログ部に入らないこと。しかしAD・DAコンバータからの一部信号がデジタル部FPGAに接続。これら接続信号のリフロー確保のため、デジタル電源とアナログ電源を完全分離、デジタルグランドとアナロググランドを不完全分離（ブリッジ接続）とし、デジタル部からアナログ部への影響を最小限に抑えます。

デジタル部からアナログ部へのすべての配線はブリッジを通過し、必要な配線が通過できる適切な開口サイズとすることで、データ信号リフローがブリッジ経由でリターンし、リターン経路の迂回による他信号干渉を回避。この設計ではAD部とDA部のグランドを完全分離しています。

プレーン分割時の問題点

a. 分離層の重なり

多層PCBでは、プレーン分割で異なる電源を分離するのが一般的。これら電源に対応するグランド層同士も分離され、各電源が独自の参照層を持ちます。PCB設計では分離層の重なりを避ける必要があります。例えば、多くの多層PCBでアナログ部とデジタル部の電源・グランド層が分離されている場合、アナログ電源層とデジタルグランド層が空間的に重ならないようにする必要があります（図2）。

重なりが生じると、重なり領域に微小パッド容量C1が発生。この容量がRFエネルギーを一方の層から他方の分離・静的・独立した層へ伝達し、分離の有効性を低下させます。

b. デカップリングコンデンサ配置

高速部品が発生する高周波ノイズをフィルタリングするため、多数のデカップリングコンデンサをPCBに配置。プレーン分割がある場合、レイアウト時にデカップリングコンデンサのグランドピンが対応グランド層ではなく他の参照グランド層に接続される事態が起こり得ます。この誤りはノイズをある層から別層へデカップリングさせ、分離層重なりと類似の問題を引き起こすため、設計段階で対処すべきです。再びデジタル・アナログ混在回路を例に：アナログ電源はフェライトビーズ経由でデジタル部から導入、C1はデジタル部のデカップリング容量。図3AではC1電源ピンがデジタル電源、グランドピンがアナロググランドに接続され、高周波デジタルノイズが感度の高いアナログ部にデカップリングされる誤接続。図3Bが正しい接続です。

c. 単一点グラウディング

異なる電源の参照層を接続する際、単一点グラウディングを確保する必要があります。例示のデジタル・アナログ混在回路では、基板をデジタル部とアナログ部に分類し、両グランドが少なくとも2接続点を持つと、ノイズ信号が2参照層間で2接続点を通じて循環し、「グランドループ」を形成。グランドループはノイズ、EMI、エネルギー消費、放熱困難を招きます。解決策はシンプル：参照層間の接続点を1点のみとすればループ形成不能。

ローカルグランド層

イメージプレーンの一部として、ローカルグランド層とはPCB表面の銅張りで、内層グランド層に直接接続されます。主な機能は、一部キーチップ（発振器等）内部で生成されるRF磁束を捕捉すること、または高電力部品の放熱用とすることです。

優れた性能を得るため、発振器・水晶振動子・クロックサポートは独立したローカルグランド層上に実装すべきです。理由：

1. 発振器が金属パッケージの場合、内部生成RF電流が大きすぎてグランドピンでは低エネルギーでグランドへ導けず、金属パッケージが単極アンテナ化
2. SMTで発振器を実装すると悪化。プラスチック材料がSMTパッケージで通常使用され、RF電流のグランドポイント導通を阻害。最終的にパッケージ内部生成RF電流が自由空間へ放射され、他部品とデカップリング
3. 通常の発振器はクロックバッファ駆動可能で、超高速・高速立ち上がりエッジの部品に属し、大量RF電流を生成、機能不全の原因に

発振器・クロック回路にローカルグランド層を実装すれば、イメージプレーンが提供され、発振器内部と対応回路で生成されるRFエネルギーを捕捉し、RF放射を低減できます。

20-Hルール

経験則として、20-Hルールは高密度多層PCBにおいて、基板から自由空間へ放射される電磁エネルギーを減らすため、電源層サイズをグランド層より20H小さくすることを定めます。Hは2層間距離。図4左は特別設計なし電源/グランド層でエッジ放射が強く隣接回路に影響。右は電源面サイズをX-H縮小したRF放射状況。グランド層が多くの磁力線を引き付け、RF放射エネルギーが減少。実験結果：10-HからRF放射力が低下開始、20-Hでグランドが磁束の70%を吸引、100-Hで磁力98%低減。

当然ながら、20-HルールがすべてのPCB構造に完璧とは限りません。効率は動作周波数、電源/グランド層の物理サイズ、層間距離（後者2要素がPCBのSRF＝自己共振周波数を決定）に依存。研究では、PCBが任意のSRFで動作する場合、20-Hは機能せずグランドも放射エネルギーを吸引できず、逆に大量放射エネルギーが発生。したがって、実用高速回路では具体的状況を考慮し、20-Hルール採用可否を判断すべきです。

参考リソース

• 高速レイアウトのヒント
• EMI影響低減のための高速PCB配線技術
• 高速PCB設計における誤解と対策
• 高速PCB設計の差動等長処理とシミュレーション検証
• PCBCartのフル機能PCB製造サービス - 複数の付加価値オプション
• PCBCartの先進PCB実装サービス - 1個から対応