高速PCB向けスルーホール技術の最適化：信頼性、低EMI、省電力

現在、高速PCB設計は通信、コンピュータ、グラフィック・画像処理など多くの分野で広く適用されており、すべてのハイテク付加価値製品は低消費電力、低電磁放射、高信頼性、小型化、軽量化に向けて設計されています。これらの目標を達成するため、スルーホール技術（THT）の設計と実装は高速PCB設計において極めて重要な意義を持ちます。

スルーホール技術

スルーホールは多層PCB設計の必須パーツの1つです。スルーホールはビア、パッド、電源プレーンのアイソレーションエリアの3部分で構成され、以下の画像で示されます。THTは、化学堆積の方法でホール壁に金属層をメッキすることで得られ、基板の各内部層またはプレーンの銅箔を相互接続します。スルーホールの両側は通常のパッド形状で生成され、両方ともトップ層とボトム層のトレースに直接接続可能で、非接続のまま維持することもできます。スルーホールは電気的接続、固定、部品位置決めの役割を果たします。

THTに関して、スルーホールは一般的にスルーホールビア、ブラインドビア、埋め込みビアに分類されます：
a. スルーホールビアは基板の全層を貫通し、内部相互接続または位置決め穴として適用可能。スルーホールビアは技術的にアクセスしやすく低コストのため、ほとんどのPCBで広く採用されています。
b. ブラインドビアは表面トレースとその下の内部トレースを特定深度で接続する穴。ビア深度とビア径の比は通常一定値を超えません。
c. 埋め込みビアは内部層に位置する接続ビアで、PCB基板の外観からは見えません。基板表面に拡張されないためです。

ブラインドビアと埋め込みビアの両方は基板内部層に位置し、ラミネーション前に生成されます。

THTにおける寄生容量

スルーホールはグランドに対して寄生容量を持ちます。グランドプレーン上のアイソレーションビア径をD₂、スルーホールパッド径をD₁、PCB厚をT、基板材料誘電率をεとすると、スルーホール寄生容量は式 C=1.41εTD₁/(D₂-D₁) で計算できます。

寄生容量の回路への主な影響は、信号立ち上がり時間の延長と回路動作速度の低下です。したがって、寄生容量は低いほど良いです。

THTにおける寄生インダクタンス

スルーホールは寄生インダクタンスも持ちます。高速デジタル回路設計プロセスでは、寄生インダクタンスによるハザードは通常、寄生容量によるものより大きくなります。寄生直列インダクタンスはバイパス容量の機能を弱め、電源システム全体のフィルタリング効果を低下させます。スルーホールのインダクタンスをL、スルーホール長をh、ビア径をdとすると、スルーホール寄生インダクタンスは式 L=5.08h[ln(4h/d)+1] に従って算出できます。

この式に基づくと、スルーホール径はインダクタンスとほとんど関連せず、インダクタンスに影響する最大要因はスルーホール長です。

非THT（ブラインドビアと埋め込みビアを含む）

非THTにおいて、ブラインドビアと埋め込みビアの適用は、PCBサイズと品質（層数を含む）を劇的に削減し、電磁両立性（EMC）を改善し、コストを最小化できます。さらに、設計タスクが大幅に容易になります。従来のPCB設計と製造プロセスでは、スルーホールは多くの問題をもたらします。第一に、有効スペースの大半を占有します。第二に、スルーホールの過度な高密度化はPCB基板の内部配線に挑戦をもたらします。

PCB設計では、パッドとスルーホールサイズが常に縮小されていますが、基板厚が不均衡に減少するとアスペクト比が上昇し、アスペクト比増加に伴い信頼性が低下します。レーザードリル技術とプラズマドライエッチング技術の成熟により、非THT小型ブラインドビアと埋め込みビアが別の可能性となっています。これらの穴径が0.3mmの場合、寄生パラメータは従来ビアの10分の1になり、PCB信頼性が向上します。

非THTを適用すると、基板上の大型スルーホール数が減少し、配線用により多くのスペースを残せます。余剰スペースは大面積遮蔽として使用し、EMI/RFI性能を改善できます。さらに、余剰スペースを内部部品とキーネットケーブルの部分遮蔽として使用し、最適な電気的性能を得ることもできます。非THTビアの適用により、部品ピンの貫通が容易になり、BGA（ボールグリッドアレイ）部品など高密度ピン部品の配線が容易になります。

通常PCBにおけるTHT設計

通常PCB設計段階では、寄生容量と寄生インダクタンスはスルーホールにほとんど影響を与えません。1〜4層PCB設計では、ビア、パッド、グランドプレーンアイソレーションエリアにそれぞれ0.36mm、0.61mm、1.02mmのような径のスルーホールを選択できます。特別な要件を持つ一部の信号トレースは、0.41mm、0.81mm、1.32mm径のスルーホールに依存できます。

高速PCBにおけるTHT設計

前述のTHT寄生特性に基づくと、一見シンプルなTHTが高速PCB設計において回路設計に大きな悪影響をもたらすことがわかります。THT寄生効果による悪影響を低減するため、以下のヒントを参考として提供します：
a. 適切なTHTサイズを選択。多層・通常密度PCB設計では、ビア、パッド、アイソレーションエリアにそれぞれ0.25mm、0.51mm、0.91mmのパラメータを持つTHTを選択。高密度PCBでも、ビア、パッド、アイソレーションエリアにそれぞれ0.20mm、0.46mm、0.86mmのスルーホールを選択可能。非THTも選択肢。電源やグランドに関わるスルーホールでは、大型スルーホールを選択してインピーダンスを低減。
b. 電源プレーンのアイソレーションエリアは大きいほど良い。スルーホール密度に関して、D₁の値は通常D₂+0.41mmの和です。
c. 信号トレースを層間で横切らないように配置するのが最適、すなわちスルーホール数を最小化。
d. より薄いPCBを活用し、寄生パラメータ削減に有益。
e. スルーホールを電源とグランドピンにできるだけ近接配置し、THTとピン間のリードをできるだけ短くする。これらはインダクタンス向上をもたらすため。さらに、電源とグランドリードを可能な限り太くしてインピーダンスを低減。

もちろん、PCB設計段階では具体的な問題を具体的に分析すべきです。コストと信号品質という2つの側面は決して避けられません。高速PCB設計では、許容コストで最適な信号品質を獲得するため、バランスの取れた考慮が必要です。

関連記事：
• 高速デジタル回路におけるブラインド/埋め込みビア設計方法
• 高速PCBのビアにおける非機能パッド：除去か保持か
• 組込み応用システムにおける高速PCB設計研究
• 高速PCB用イメージプレーン設計方法
• PCBCartのフル機能PCB製造サービス
• PCBCartの高度ターンキーPCB組立サービス