PCB 設計における干渉を無効にする方法

情報技術の絶え間ない発展に伴い、電子製品はその機能、カテゴリ、および構造の点でますます複雑になり、PCB 設計は多層化および高密度化の方向に進んでいます。その結果、PCB 設計の EM​​C (Electromagnetic Compatibility) に多くの注意を払う必要があります。PCB の EMC 設計は、ボード上のすべての回路の正常で安定した動作を保証するだけでなく、相互に干渉しないようにするためです。また、回路が外部の放射と伝導によって干渉されるのを防ぐために、PCB の放射透過と伝導放射を効果的に減少させます。干渉は EMC の最大の敵です。しかし、エンジニアの皆さん、この記事以降は心配する必要はありません。

PCB 干渉の分類

PCB 干渉は 3 つのカテゴリに分類できます。
1)。レイアウト干渉とは、基板上に部品を不適切に配置することによる干渉のこと。
2)。スタッキング干渉とは、非科学的な設定によって引き起こされるノイズ干渉を指します。
3)。配線干渉とは、PCB 信号線、電源線と接地線の間の距離、線幅、または非科学的な PCB 配線方法の不適切な設定によって引き起こされる干渉を指します。

PCB 干渉の分類に関しては、EMC 設計基準との互換性を確保するために、PCB 干渉の結果として影響を与えるレイアウト ルール、スタッキング ストラテジ、およびルーティング ルールの観点から、いくつかの抑制手段をそれぞれ講じることができます。

分類に基づく PCB 干渉の対応する抑制策

• レイアウト干渉の抑制対策

レイアウトの干渉を防ぐ特権は、次の 6 つのルールに従う合理的な PCB レイアウトにあります。

1)。各機能モジュールの回路位置は、信号電流の位置に応じて合理的に設定する必要があり、流れる方向は可能な限り同じに保つ必要があります。

2)。モジュールの回路のコア部品を中央に配置し、部品間、特に高周波部品間のリードをできるだけ短くする必要があります。

3)。感熱素子とチップ間の統合は、加熱素子から遠く離れて実行する必要があります。

4)。コネクタの位置は、基板上の部品の位置に従って決定する必要があります。ケーブルが両側から引き出されるのを防ぎ、コモンモード (CM) 電流放射を減らすために、コネクタは PCB の片側に配置する必要があります。

5)。ボード上の I/O 信号の長距離ルーティングを停止するために、I/O ドライバーはコネクタの近くに配置する必要があります。

6)。感熱素子は互いに近すぎて配置してはならず、入力コンポーネントと出力コンポーネントもそれらから遠ざける必要があります。

• スタック干渉の抑制対策

まず、回路機能の実装を保証する電源とレイヤー数を決定するために、信号線の密度、電源と接地の分類を含む包括的な要素を考慮して、PCB 設計情報を習得する必要があります。スタッキング戦略の品質は、本質的にグランドプレーンまたは電源プレーンの過渡電圧と、電源および信号の電磁シールドと相関しています。実際のスタッキング設計の経験に基づいて、スタッキング設計は次の規則に従う必要があります。
1)。グラウンドプレーンと電源プレーンは隣接し、その間の距離はできるだけ短くする。
2)。シグナル プレーンは、グランド プレーンまたは電源プレーンの近くに配置する必要があります。単層でも多層でもOKです。

1 層または 2 層の PCB 設計のプロセスでは、電源ラインと信号ラインを慎重に設計する必要があります。電源電流のループ面積を小さくするために、接地線と電源線はできるだけ近づけ、互いに平行に保つ必要があります。単層基板の場合、重要な信号線の両側に保護接地線を配置する必要があります。一方では、信号のループ領域を縮小することを目的としています。一方、信号線間のクロストークは回避できます。

2 層 PCB の場合、保護接地線を設定することも、重要な信号のイメージ プレーンに大面積接地を実装することもできます。 PCB の製造とアセンブリのデバッグは簡単で便利ですが、デジタル回路やデジタル アナログ回路などの複雑な PCB を直接シミュレートすることは受け入れられません。これは、基準面のないループ領域の増加に伴って放射が増加するためです。

コストが十分な場合は、多層 PCB をお勧めします。多層 PCB 設計のプロセスでは、次の 3 つのルールに従う必要があります。
1)。強い放射を伴うバスやクロック ライン、高感度のラインなどの重要な信号ラインの場合、ルーティングは 2 つのグランド プレーン間、またはグランド プレーンに非常に近い信号プレーンで実装する必要があります。これは、信号ループ領域の縮小に有益です。
2)放射強度の低減と耐干渉性の強化。エッジ放射が効果的に制御されていることを確認する必要があります。電源プレーンは、隣接するグランドプレーンと比較して、内部で5～20H（Hは誘電体の厚さを指す）減らす必要があります。高周波信号線の空間への放射を防ぐために、最上層とグランド プレーンの間。

• ルーティング干渉の抑制対策

干渉を防ぐために、ルーティングに関して次の規則に従う必要があります。
1)。出力端子と入力端子のリード線は、長距離平行になることは避けてください。接地線を追加するか、線間の距離を長くすることにより、並列クロストークを減らすことができます。
2)。配線幅は急には変えられません。
3) 角は円弧または角度135°とする。
3)電流ループの外部放射は、ループ面積、電流、信号周波数の増加(減少)に伴い増加(減少)するため、電流が流れるリードループ面積を減らす必要がある。
4)。
5) リードのインピーダンスを下げるには、リードの長さを短くし、幅を広くする必要がある。隣接ライン間のノイズ結合やクロストークを最小限に抑えるため、ライン間のアイソレーション処理を行い、配線アイソレーションを確保してください。
6)。シャント分離キー信号を設定する必要があり、キー信号は保護回路によって保護されています。

また、信号線、電源線、接地線を引き回す際には、それぞれの特性や機能に応じた引き回しルールを守ってください。
a.パブリック グランド ラインは、PCB の端にメッシュまたはループ パターンで配置する必要があります。接地線はできるだけ太くし、シールド効果を高めるために銅箔を多くする必要があります。アナログ接地はデジタル接地と絶縁し、アナログ接地の低周波接地には一点並列接続を適用する必要があります。多点直列接続は、高周波アースに適用する必要があります。実際のルーティングでは、直列接続と並列接続を組み合わせることができます。
b.電源ラインの幅はできる限り広くし、ループ抵抗を小さくして、グランド ラインと電源ラインの方向とデータ伝送の方向を同期させます。多層 PCB の場合、電源ラインとグランド プレーンまたは電源プレーンの間の距離を短くする必要があります。
c.電源は各機能ユニットに独立して供給し、公共電源から供給される回路は近接して互換性を持たせる必要がある。干渉信号結合経路を確実に減らすために、信号線はできるだけ短くする必要があります。クロック信号ラインと敏感な信号ラインを最初に配線し、次に高速信号ラインを配線し、最後に重要でない信号ラインを配線します。信号線に互換性がない場合は、カップリング干渉の発生を止めるアイソレーション処理を行う必要があります。重要な信号配線は、パッドやスルーホール ビアによって生じる分離領域や基準面スペースを超えることはできません。そうしないと、信号ループ領域が増加します。一方、エッジ放射を禁止するために、キー信号線と基準面の間の距離を 3H 未満にすることはできません (H はキー信号線と基準面の間の高さを指します)。

私たちが恐れなければならない唯一のものは、恐怖そのものです。電子技術者にとって、PCB 設計の過程で干渉が常にあなたを失望させるかもしれません。ただし、干渉がどこから発生するかを把握し、効果的な対策を講じる限り、PCB の性能が十分に発揮され、干渉は確実に減少します。

役立つリソース：
• PCB設計における干渉防止能力を強化する方法
• PCBの干渉防止および接地戦略に関する分析
• 見逃せないエンジニアフレンドリーなPCBレイアウトガイドライン
• PCBCart のフル機能 PCB 製造サービス - 複数の付加価値オプション
• PCBCart の高度な PCB アセンブリ サービス - 1 個から開始