PCB干渉対策の完全ガイド：EMC適合を確実にするプロフェッショナル手法

情報技術の絶え間ない発展に伴い、電子製品は機能、種類、構造の面からますます複雑化しており、PCB設計は多層化と高密度化の方向へ進んでいます。その結果、PCB設計のEMC（電磁両立性）により多くの注意を払う必要があります。PCBのEMC設計は、基板上のすべての回路が正常かつ安定して動作し、相互干渉しないことを保証するだけでなく、PCBの放射妨害と伝導妨害を効果的に低減し、外部の放射と伝導による干渉から回路を守ります。干渉はEMCの最大の敵ですが、エンジニアの皆さん、この記事を読めばもう心配する必要はありません。

PCB干渉の分類

PCB干渉は大きく3つのカテゴリに分類できます：

1. レイアウト干渉：PCB上の部品配置が不適切なことによる干渉。
2. スタッキング干渉：非科学的な層構成設定によるノイズ干渉。
3. 配線干渉：PCB信号線、電源線、グランド線間の距離、線幅、または非科学的な配線手法による干渉。

この分類に基づき、レイアウト規則、スタッキング戦略、配線規則の観点からそれぞれ抑制対策を講じることで、PCB干渉の影響を低減または排除し、EMC設計基準との適合を確保できます。

干渉分類に基づく対応抑制対策

レイアウト干渉の抑制対策

レイアウト干渉を防ぐ鍵は、以下の6つのルールに従った合理的なPCBレイアウトにあります：

1. 各機能モジュールの回路位置を、信号電流の位置と流れる方向に基づいて合理的に設定し、それらの方向をできるだけ同じに保つ。
2. モジュール回路のコア部品を中心に配置し、部品間のリードをできるだけ短くする。特に高周波部品では重要。
3. 熱感受性素子とチップを、発熱素子から離して統合配置する。
4. コネクタ位置を基板上の部品位置に合わせて決定する。コネクタはPCBの片側に配置し、ケーブルが両側から引き出されるのを防ぎ、コモンモード（CM）電流放射を低減する。
5. I/Oドライバをコネクタのすぐ近くに配置し、基板上でのI/O信号の長距離配線を防ぐ。
6. 熱感受性素子同士を近接配置せず、入出力部品もそれらから離して配置する。

スタッキング干渉の抑制対策

まず、信号線密度、電源とグランドの分類など総合的な要素を考慮し、PCB設計情報を把握して、回路機能の実現に必要な電源と層数を決定します。スタッキング戦略の品質は、グランドプレーンまたは電源プレーンの過渡電圧、および電源と信号の電磁シールドと本質的に相関します。実践的なスタッキング設計経験に基づき、以下のルールに従うべきです：

1. グランドプレーンと電源プレーンを隣接させ、その間隔を可能な限り小さくする。
2. 信号プレーンをグランドプレーンまたは電源プレーンに密接させる。単層でも多層でも可。

単層または二層PCB設計では、電源線と信号線を慎重に設計する必要があります。電源電流のループ面積を減らすため、グランド線と電源線を互いに平行に密接配置します。単層PCBでは、重要な信号線の両側に保護グランド線を配置します。これにより信号のループ面積を縮小し、信号線間のクロストークを防止できます。

二層PCBでも保護グランド線を設定可能です。または、重要な信号のイメージプレーン上に広範囲のグランドを実装します。単層・二層PCBは製造と組立デバッグが簡単便利ですが、参照プレーンがないためループ面積の増大に伴って放射が増大するため、デジタル回路やデジタル・アナログ混在回路などの複雑なPCBを直接シミュレートすることは許容されません。

コストが許せば多層PCBを推奨します。多層PCB設計では以下の3ルールを遵守すべきです：

1. 強い放射を持つバスやクロック線、高感度線などの重要信号線は、2つのグランドプレーンの間、またはグランドプレーンに密接した信号プレーンに配線する。これにより信号ループ面積の縮小、放射強度の低減、耐干渉性の強化が図れる。
2. エッジ放射を効果的に制御する。隣接グランドプレーンに比べ、電源プレーンを内側に5〜20H（Hは誘電体厚）縮小する。
3. 高周波信号線が底層と表層に存在する場合、表層とグランドプレーンの間に配置し、高周波信号線の空間への放射を防ぐ。

配線干渉の抑制対策

干渉を防ぐため、配線において以下のルールを遵守する必要があります：

1. 出力端子と入力端子のリードを長距離平行させない。グランド線を追加するか線間距離を広げて平行クロストークを低減する。
2. 配線幅を急に変更しない。コーナーは円弧または135°にする。
3. 電流流通ループの外部放射は、ループ面積、電流、信号周波数の増大（減小）に比例して増大（減小）する。電流流通時のリードループ面積を縮小する必要がある。
4. リード長を短く、幅を広くしてリードのインピーダンスを低減する。
5. 隣接線間のノイズ結合とクロストークを最小化するため、線間の分離処理を行い配線の分離を確保する。
6. シャント分離キーサイナルを設定し、キーサイナルを保護回路で保護する。

さらに、信号線、電源線、グランド線を配線する際は、それぞれの特性と機能に応じた配線ルールに従ってください：

a. 共通グランド線：PCBエッジにメッシュまたはループパターンで配置。グランド線はできるだけ太く、銅箔を多く用いてシールド効果を高める。アナロググランドとデジタルグランドを分離し、アナロググランドの低周波では一点並列接続、高周波では多点直列接続を適用。実配線では直列と並列を組み合わせ可能。

b. 電源線：幅を可能な限り広くし、ループ抵抗を低減。グランド線と電源線の方向をデータ伝送方向と同期させる。多層PCBでは電源線とグランドプレーン/電源プレーンの距離を縮める。各機能ユニットに独立して電源を供給し、共通電源で供給される回路同士を近接・互換配置する。

c. 信号線：できるだけ短くして干渉信号結合パスを減らす。クロック信号線と感度信号線を最優先で配線、次に高速信号線、最後に非重要信号線。信号線同士が非互換なら分離処理を実施し結合干渉を防ぐ。キーサイナル配線は、パッドやスルーホールビアによる分離領域や参照プレーン空間を跨がないこと。そうでなければ信号ループ面積が拡大する。また、エッジ放射を防ぐため、キーサイナルと参照プレーンの距離を3H（Hはキーサイナルと参照プレーンの高さ）以上確保する。

恐れるべき唯一のものは恐れそのものです。電子エンジニアにとって、PCB設計過程で干渉に悩まされることもあるでしょう。しかし、干渉の発生源を知り、効果的な対策を講じれば、干渉は必ず低減し、PCB性能は最大限に発揮されます。

参考資料

• PCB設計における耐干渉能力強化の手法
• PCBの耐ノイズ・接地戦略に関する分析
• エンジニア必見のPCBレイアウトガイドライン
• PCBCartのフル機能PCB製造サービス - 多彩な付加価値オプション
• PCBCartの高度なPCB実装サービス - 1個から対応