エンジニアが陥りやすいPCB設計の落とし穴トップ5：システム効率・信号品質・消費電力・コストの視点から

エンジニアリングのミスは避けられません。それらがPCB設計能力の低さや卓越性の欠如を意味すると考えるのは早計です。実際、エンジニアが犯しがちなミスの多くは、システム効率、信号品質、低消費電力、コスト削減への「過度な配慮（善意）」から生じています。この「善意」の正体を知り、適切に回避することは、プロジェクトの円滑な進行に大いに役立ちます。

システム効率

ミス1：CPUを安易に変更する

基本クロック100MHzのCPUで処理能力が70%しか出ていないのを見て、200MHz品への換装を検討するケースです。実際、システム処理能力には多くの要素が絡み、通信分野ではメモリアクセスがボトルネックになりがちです。CPU速度を上げても、外部アクセス速度が低ければ無駄な努力に終わります。

ミス2：キャッシュを大きくすればシステムが高速化する

キャッシュ拡張が必ずしも高性能化につながるとは限りません。場合によってはキャッシュを無効にした方が高速になることさえあります。キャッシュに載せたデータが複数回参照されない限り、システム効率は向上しません。一般的に命令キャッシュのみ有効化し、データキャッシュは部分的な領域に限定するのが鉄則です。

ミス3：割り込みはポーリングより速いと信じる

割り込みは即時性に優れますが、必ずしも高速ではありません。割り込みタスクが多すぎると、タスクの不連続性によりシステムがダウンします。頻繁なタスクではCPUリソースが割り込みコストに消費され、システム効率が極端に低下します。ポーリングを併用すれば効率は大幅に改善します。即時性が要求される場面では、割り込み処理の中にポーリングを組み込むのが最良の方法です。

ミス4：メモリインターフェースのタイミングはデフォルトのままでよい

メモリインターフェースのデフォルト値は最も保守的なパラメータで決定されています。実用ではバス動作周波数とウェイト期間に合わせて適切に調整すべきです。場合によっては周波数を下げることで効率が改善することもあります。

ミス5：CPUを増やせば処理能力が向上する

「二つの頭は一つより優れている」といわれますが、CPUでは必ずしも真ではありません。CPU数はシステムを完全に理解してから決定すべきです。CPU間の調整コストが莫大になる可能性があるためです。

信号品質

ミス1：シミュレーションデータを過信する

シミュレーションは実物と完全に一致せず、同一ロット内でも個体差があります。また、クロストークなどすべての可能性を考慮できません。シミュレーション結果はあくまで参考値として扱うべきです。

ミス2：デジタル信号のエッジは急峻なほどよい

エッジが急峻だとスペクトル範囲が広がり、高周波成分のエネルギーが増大します。同時に高周波信号の放射が増え、他の信号への干渉や伝送品質の悪化を招きます。可能な限り低速チップを採用すべきです。

ミス3：デカップリングコンデンサは多ければ多いほどよい

一般的にデカップリングコンデンサが多いほど電源は安定します。しかし、過剰なコンデンサはコストの無駄、配線難易度の上昇、過大な電源インパルス電流を招きます。デカップリング設計の鍵は、適切な選択と配置にあります。

消費電力

ミス1：220V給電の場合、消費電力問題を無視する

低消費電力設計の目的は省電力だけでなく、電源モジュールと放熱システムのコスト削減にもあります。電源電圧だけを見て消費電力を語るのは不十分です。消費電力は主に電流量と部品温度で決まるからです。

ミス2：すべてのバス信号を抵抗でプルアップ/ダウンする

信号によってはプルアップ/ダウンが必要ですが、すべてではありません。純粋なプルアップ/ダウン電流は数十μAですが、駆動信号をプルアップ/ダウンするとミリampere級の電流を消費します。すべての信号を抵抗でプルすると、抵抗での消費電力が増大します。

ミス3：未使用I/Oインターフェースを放置する

CPUやFPGAの未使用I/Oは、外部ノイズの影響で発振入力信号になる恐れがあります。MOS素子の消費電力はゲート回路の反転回数に依存します。最善の対策は、それらのインターフェースを出力に設定し、駆動信号とは接続しないことです。

ミス4：小型チップの消費電力を考慮しない

システム内の比較的単純なチップの消費電力を見積もるのは困難です。消費電力は一般的にピン電流で決まります。例えばABT16244は無負荷で1mA未満ですが、各ピンは60mAの負荷を駆動可能で、全負荷時の最大消費電流は960mAに達します。この巨大なギャップを見落としてはいけません。

ミス5：優れたマッチングでオーバーシュートを完全に除去できる

100BASE-TやCMLなど特殊信号を除き、ほぼすべての信号にオーバーシュートは存在します。マッチングはオーバーシュートが大きくない限り必須ではありません。マッチングには極めて高い要求が伴います。例えばTTLの出力インピーダンスは50Ω未満、中には20Ωもあり、これに大規模マッチングを施すと電流が過大になり消費電力が許容できず、信号振幅も小さくなって使い物になりません。また、ハイレベルとローレベルで出力インピーダンスは異なり、完全なマッチングは不可能です。TTL、LVDS、422などの信号では、オーバーシュートを許容範囲内に抑えるマッチングが最善の解です。

ミス6：消費電力問題はハードウェアだけの責任だ

システムにおいてハードウェアは舞台を用意し、ソフトウェアが主役を演じます。各チップのアクセスと各信号の反転はほぼソフトウェアで制御されます。適切なソフトウェア対策を実施すれば、消費電力低減に大きく貢献します。

コスト削減

ミス1：プルアップ/ダウン抵抗の精度を無視する

「5kΩなら計算しやすいから」と適当に選ぶエンジニアがいますが、5kΩの抵抗は部品市場に存在しません。最寄りは4.99kΩ（精度1%）と5.1kΩ（精度5%）で、コストは4.7kΩ（精度20%）のそれぞれ4倍と2倍です。20%精度品は1k、1.5k、2.2k、3.3k、4.7k、6.8kのみです。4.99kΩや5.1kΩ（1%）を4.7kΩ（20%）と比較しても、前者が明らかにコスト効率に優れます。

ミス2：表示灯の色を好みで選ぶ

赤、緑、黄、オレンジの表示灯は技術が成熟し、価格も極めて安価です。一方、青色表示灯は技術成熟度が低く、供給信頼性も悪く、価格は4〜5倍高いです。現状では、他色で代替不可能なビデオ信号表示などに限って採用されています。

ミス3：グレードアップ目的でCPLDを採用する

74シリーズゲート回路の代わりにCPLDを採用して「グレードアップ」を図るケースです。しかし、コスト増大と製造・ドキュメント作業の大幅な増加を招きます。

ミス4：最速のMEM、CPU、FPGAを追求する

高いシステム要件に直面し、「すべてのチップを最速に」と考えがちです。実際、高速システムでもすべての部分が高速動作しているわけではありません。部品動作速度の向上はコスト増大と信号品質への深刻な干渉を招きます。

ミス5：オートルーティングのみに頼る

設計要求が低いPCBでオートルーティングのみに依存するケースです。オートルーティングは手動配線より基板面積を広げ、スルーホールビアを数倍増やします。線幅とビア数はPCB歩留まりとドリル消費に直結するため、コストに大きく影響します。コスト管理のためには手動配線を最大限活用すべきです。

PCB設計データを送信して、高品質な基板を迅速かつコスト効率よく入手しましょう！

中国有数のPCBメーカーとして10年以上の実績を持つPCBCartは、お客様のカスタム設計を期待通りの機能と性能を備えたプリント基板に迅速に変換できます。納期、予算管理、カスタムテストなど特別な要件にも柔軟に対応します。下記ボタンからPCBコストを即座に確認するか、こちらからお問い合わせください。

参考資料

• 知っておくべき主要PCB設計ルール
• よくあるPCB設計課題
• PCB設計プロセスにおける問題と解決策
• 高品質PCBの設計方法
• PCBCartのフル機能PCB製造サービス - 多彩な付加価値オプション
• PCBCartの高度なPCB実装サービス - 1個から対応