VHDLとは？ハードウェア記述言語の実践ガイド

VHDL（VHSIC Hardware Description Language）は、デジタル集積回路のモデリング、設計、検証に使用される特殊なコンピュータ言語です。JavaやC++のような汎用プログラミング言語とは異なり、VHDLはソフトウェアアプリケーションの構築を目的としていません。代わりに、電子ハードウェアの構造と振る舞いを記述します。

VHDLはイベント駆動型で並列実行をサポートするため、プロセッサやその他のデジタルロジック内部で同時に発生する操作を捉えるのに最適です。そのため、VHDLはCPU、FPGA、ASICになるロジックを指定するために使用できます。

Basic VHDL Tutorialsシリーズはこちら！

上図をご覧ください。CPUチップ内部では、多数のデジタル回路（中央）が算術、制御、データ移動タスクを実行しています。これらは通常、回路図（右）で表現されます。しかし、集積回路を作る最初のステップは、論理回路図をテキスト形式で定義することです。それがVHDLの役割です。

合成

エンジニアは、回路の望ましい振る舞いをVHDLで記述します。合成ツールは、その振る舞い記述を具体的なネットリスト（ゲートレベルの回路表現）に変換します。このプロセスを合成と呼び、抽象的な設計と物理実装のギャップを埋めます。

合成が成功すると、ネットリストを回路図エディタで検査でき、ゲートと相互接続の視覚的マップが得られます。

配置配線

ネットリストは論理接続を定義しますが、コンポーネントがシリコンチップやFPGAファブリックのどこに配置されるかは指定しません。配置配線（PAR）ステージでは、ネットリスト要素をターゲットデバイスの物理リソースに割り当て、それらの間を配線します。これは本質的に大規模な最適化パズルであり、PARツールが自動的に解きます。

PAR成功後、結果のネットリストには特定デバイス向けの配置配線データが含まれます。FPGAの場合、このネットリストからコンフィギュレーションビットストリームを生成できます。ASICの場合、さらなる製造工程へ進みます。

まとめ

VHDLは、集積回路のデジタルロジックを記述、解析、生成するための強力で特殊なプログラミング言語です。VHDLを習得すれば、シンプルなロジックゲートから複雑なCPU、高性能FPGAまで設計できます。

Basic VHDL Tutorialsを始める >>

無料VHDLシミュレータ＆エディタ導入ガイド：学生向けステップバイステップ VHDLマスター：FPGAおよびASIC設計のための包括的入門

VHDL

VHDLとは？ ハードウェア記述言語の実践ガイド

合成

配置配線

まとめ

VHDLとは？ハードウェア記述言語の実践ガイド