PCIeプロトコル信号範囲を拡張するための適切なリドライバーまたはリタイマーデバイスの選択

リドライバーまたはリタイマーデバイスは、Peripheral Component Interface Express（PCIe®）プロトコル信号範囲を拡張できます。この記事では、現在および将来のコンピューティングシステムおよびNVMe™ストレージアプリケーションに最適なものを選択する方法について説明します。

高性能クラウドコンピューティングシステムのデータレート要件は進歩を続けており、データセンター機器の展開における幅広いコンポーネントに対して重大なシグナルインテグリティの課題を生み出しています。データレートが上がると、信号の伝送距離が短くなり、システムのスケーラビリティが制限される可能性があります。リドライバーまたはリタイマーデバイスはこの制限を解決するのに役立ちますが、それぞれに長所と短所があります。

この記事では、これらのデバイスがPeripheral Component Interface Express（PCIe®）プロトコル信号範囲を拡張する方法と、コンピューティングシステムおよびNVMe™ストレージアプリケーションに最適なデバイスを選択する方法について説明します。

PCIeシグナルインテグリティの課題

PCIeインターフェイス規格は、今日の高性能コンピューティングシステムおよびデータセンターで使用されている最も一般的なインターフェイスの1つです。 PCIeのデータレートは、第1世代（Gen1）2.5GT / sから第5世代（Gen5）32GT / sに進化しました。第6世代6（Gen6）は、以前のバージョンのデータレートを再び2倍にします。より高いデータレートをサポートするために周波数が増加するにつれて、妥当なシステムコストで十分なシグナルインテグリティを維持することが課題になっています。リドライバーデバイスとリタイマーデバイスはどちらも、ギャップを埋めるのに役立つソリューションです。

FR4 PCBは、エレクトロニクス業界で最も人気があり費用効果の高い材料です。 FR4 PCB材料は、10GHz未満の許容可能な減衰で、比較的低い周波数で良好に機能します。ただし、データレートが高くなると、FR4材料の周波数応答は低下します。

Megtron 6などの他のPCB材料は、周波数応答が優れており、信号損失が少なくなりますが、コストが大幅に高くなります。たとえば、Megtron6はFR4の約7倍のコストです。マイクロ波周波数範囲で動作できる他の材料には、さらに高いコストプレミアムがあります。次の式は、トレース損失と誘電損失による信号損失をdB /インチで近似したものです。

場所：

• W =トレース幅（ミル）、この計算では5ミルと仮定
• F =GHz単位の周波数
• Df =誘電正接または損失接線（PCB材料に依存）
• Dk =誘電率（PCB材料に依存）

図1は、FR4とMegtron 6PCB材料の両方のPCB減衰のプロットを示しています。 PCBの複雑さとサイズによっては、高品質の材料PCBに移行するためのコストが高額になる可能性があります。

図1。 PCB材料の関数としての減衰対周波数

一部のアプリケーションでは、バックプレーンやオフボードアドインカードなど、デザインの他の部分に信号を配信するためのコネクタが必要になる場合があります。コネクタは、信号損失の追加の原因です。 PCIe CEMコネクタは、32Gbpsで約1.5dBの損失を追加します。 PCIe Gen5規格では、許容チャネル損失バジェットはエンドツーエンドで36dBであると規定されています。

リドライバーまたはリタイマーのいずれかを使用すると、PCIeシグナルインテグリティを維持するのに役立ちます。正しい選択を行うには、2つの違いについての基本的な理解が必要です。

リドライバーの説明

リドライバーは、PCBトレースまたはケーブルによる周波数依存の減衰を補償するための受信（RX）サイドイコライザー（EQ）を備えた高帯域幅アンプです。連続タイムラインイコライザー（CTLE）の主な機能は、歪んだ波形の目を閉じることです。送信（TX）側には、送信波形を事前に整形するためのプリエンファシス機能（送信イコライザー）を含めることができます。

DisplayPort、USB、Thunderbolt、HDMI、PCIeなどのシリアルインターフェイスのシグナルインテグリティは、トレースまたはケーブルの長さが標準の範囲を超えている場合に、パスにリドライバーを配置することでメリットが得られます。アナログアンプは、リンクトレーニングプロセスがないため、特定のプロトコル標準を区別しません。プロトコルに依存しないため、リンクはどのインターフェイス規格にも準拠しなくなる可能性があります。アナログ回路の性質上、クロックは必要ありません。

リドライバーの主な欠点は、データ信号を増幅するだけでなく、信号パスにあるノイズも増幅することです。アンプにはノイズフロア自体があり、信号の全体的な雑音指数に独自の雑音指数を追加できます。一般的な線形リドライバーイコライザーは、信号に8psの固有ジッターを追加し、符号間干渉（ISI）ジッターを補正します。リドライバーは非ISIジッターを補正できません。リタイマーと比較した場合、リドライバーは、場合によっては、消費電力と全体的なコストが低くなります。一般的なリドライバーのレイテンシーは約100psです。

図2は、アナログシングルレーンリドライバーの主要な構成要素の概要を示しています。

図2。 シングルレーンリドライバーのブロック図

リドライバーの高帯域幅増幅器は、線形または制限（非線形）のいずれかです。リニアアンプは、設計の実装に応じて、PCIeプロトコルの疑似リンクトレーニング機能を提供する場合があります。リミッティングアンプは、どのプロトコルでもどのタイプのリンクトレーニングシーケンスもサポートしていません。制限増幅器は、受信信号の状態を判断するために2つのしきい値レベルのみをサポートします。ほとんどのリンクトレーニングパルスは中間しきい値の検出を必要とするため、リドライバーがトレーニングシーケンスをサポートすることは非常に困難です。これがリミッティングアンプの「死角」です。

リドライバーには限界があります

リドライバーは、アプリケーションが十分に小さく、信号伝送距離を伸ばすための複雑さが制限されている場合に、PCIe Gen1からGen3のデータレートをサポートできます。ただし、設計の規模と複雑さが増すにつれて、リドライバーは、費用効果の高い材料を使用しながら、信号損失を補償できなくなります。問題を克服するために2つのリドライバーをカスケード接続することは実用的ではありません。ノイズやランダムジッターは、目的の信号とともに増幅されます。アナログアンプは、ノイズやタイミングバジェットをリセットできません。したがって、2つのリドライバーをカスケード接続すると、実際にはデータのノイズ量が2倍になります。

16GbpsデータレートのPCIeGen 4は、シグナルインテグリティの観点からさらに大きな課題をもたらします。 PCIe Gen 4インターフェイスアプリケーションの大部分は、クラウドストレージ、サーバー、および高性能コンピューティングプラットフォームにあり、16Gbpsリンクは、長いトレース、コネクタ、ケーブル、スロット、およびアドインカード（AIC）を介して駆動する必要があります。リドライバーは、データセンターインフラストラクチャのユースケースでは、これらのデータレートでは使用できません。

2019年のPCIe5.0のリリースにより、データレートは32Gbpsに上昇しました。 400Gbpsイーサネット、マルチ200Gbps InfiniBand、およびアクセラレータ/ GPUコンポーネントとテクノロジーを利用するハイエンドネットワーキングシステムは、増え続けるPCIeリンクレートを展開するための主要な推進力です。エンタープライズサーバーおよびストレージシステムに導入されたNVMeSSDコンポーネントは、これらのより高いデータレートのもう1つの推進力です。他のシリアルプロトコルUSB4.0、DisplayPort 2.0、およびThunderbolt 3.0も、時間の経過とともにデータレートを2倍にしています。

救助へのリタイマー

これらの高速シグナルインテグリティの問題を解決するための要件を考慮して、PCIe Gen 4以降のPCIe標準では、PCIeリタイマー要件が定義されています。この規格では、リタイマーを「物理層プロトコルに対応し、リタイマーの両側にある準拠チャネルを備えたコンポーネントの任意のペアと相互運用する必要がある」コンポーネントとして定義しています。結果として、リタイマーはリドライバーよりもはるかに複雑になります。 PCIe Gen4とPCIeGen 5の両方の仕様のセクション4.3で、リタイマーの要件について詳しく説明しました。

図3に、シングルレーン双方向リタイマーの高レベルのブロック図を示します。

図3。 リタイマーのブロック図

PCIe規格では、これをPCIex1構成と呼んでいます。ほとんどのPCIeリタイマーは、x4（合計8レーン：4RXおよび4TX）、x8（16レーン）、またはx16（32レーン）のいずれかです。

物理層は、データを送受信するシリアライザー/デシリアライザー（SERDES）が配置されている物理媒体アタッチメント（PMA：物理サブブロック）です。 PMAはミックスドシグナルビルディングブロックです。受信機側では、歪んだ信号が均等化され、CTLEを使用してノイズがフィルタリングされます。

リタイマーの心臓部は、Clock and Data Recovery（CDR）ブロックです。 CDRは、パラレルドメインのデータとともに埋め込みクロックを回復します。 PMAブロックは、送信用にパラレルデータをシリアル化し、受信したデータを物理符号化副層（PCS）ブロックに逆シリアル化します。

アイモニタリングブロックは、デバッグ目的で受信アイパターンのリアルタイム波形キャプチャを生成します。 PCSは、リンクトレーニングステータスステートマシン（LTSSM）およびPIPE（PCIe用PHYインターフェイス）機能を処理します。 PCSは純粋にデジタルセクションです。

表1は、リドライバーとリタイマーの主な違いをまとめたものです。

表1.リドライバーとリタイマーの比較

PCIeアプリケーションのリタイマーの例

PCIe規格は、ストレージ、サーバー、およびネットワークインフラストラクチャ用にデータセンターに導入されたコンポーネントで使用される主要なインターフェイス規格です。 CPUは、高速PCIeインターフェイスを利用して、接続されたSSDドライブまたはその他のエンドポイントコンポーネントにPCIeルートコンプレックスとしてI / Oトランザクションを配信します。図4は、例としてCPUからこれらのエンドポイントまでのトポロジーを示しています。 PCIeスイッチは、より多くのエンドポイント宛先をサポートするための追加のファンアウトを提供します。リタイマーは、CPUボード、バックプレーン、ケーブル、およびアドインカードを介した信号拡張をサポートするために必要なコンポーネントになりました。

図4。 PCIeリタイマーを使用したサーバーの例

さらに、PCIeリタイマーは、ケーブルや複数のコネクタがデータパスにある場合の信号調整をサポートするためによく使用されます。リタイマーは、以下にリストされ、図5に示されているように、CPUとエンドポイントの間でよく使用されます。

• CPU <—リタイマー—>アドインカード（AIC）
• CPU <—リタイマー—>ライザーカード—> AIC
• CPU <—リタイマー—>ケーブル—>スイッチ—> AIC
• CPU <—リタイマー—>ケーブル—> AIC

図5。 ライザーカードのリタイマーからAICへマザーボード上のリタイマーからAICへ

リドライバーとリタイマーは、多くのデータセンターシステムアプリケーションでシグナルインテグリティを維持するのに役立ちます。機器設計の複雑さとデータレートによっては、リドライバーは、より低いデータレートで動作する小規模なシステムに役立つ場合があります。

16Gbpsを超えるデータレートの場合、リドライバーには、重大な信号劣化を補償するための十分な機能がありません。 PCIe 4.0および5.0では、コンプライアンスのためにリタイマーを使用する必要があります。 USB4.0やThunderbolt3.0などの他のシリアルプロトコルも、パースペクティブ仕様でリタイマー要件を指定しています。

リタイマーは信号ジッターバジェットをリセットし、再送信のためにフレッシュクリーン信号を再生成するため、挿入損失はなく、設計者は妥当なシステムコストでコンピューティングシステムとNVMe™ストレージアプリケーションの完全なパフォーマンス上の利点を実現できます。

参考資料

1. 高速シリアルバスリピーター入門書（PDF）
2. PCI-SIG®教育ウェビナーシリーズ2019（PDF）
3. AN 766：インテル®Stratix®10デバイス、高速信号インターフェースレイアウト設計ガイドライン（PDF）
4. PCI Expressベース仕様リビジョン5.0バージョン1.0、2019

業界記事は、業界パートナーが編集コンテンツに適さない方法でAll About Circuitsの読者と有用なニュース、メッセージ、テクノロジーを共有できるようにするコンテンツの形式です。すべての業界記事は、読者に有用なニュース、技術的専門知識、またはストーリーを提供することを目的とした厳格な編集ガイドラインの対象となります。業界記事で表明されている見解や意見はパートナーのものであり、必ずしもAll AboutCircuitsやそのライターのものではありません。