PCIe信号到達距離を延長するための適切なリドライバーまたはリタイマーの選択

リドライバーとリタイマーは、モダンなコンピュートとNVMe™ストレージシステムにおけるPCIe®信号の到達距離を延長するために不可欠。今日のハイパフォーマンスワークロードと明日の新標準に向けた最適デバイス選択の指針

クラウドコンピューティングとデータセンターインフラにおけるより高いデータレートへの執拗な追求は、信号品質に厳しい要求を突きつけています。スループットが上昇するにつれ、最大実行可能伝送距離は縮小し、システム拡張性を制限します。リドライバーとリタイマーの両方がこれらの損失を緩和できますが、それぞれ異なるトレードオフを持ち、導入前に理解しておく必要があります。

この記事では、リドライバーとリタイマーの選択のための実践的なフレームワークを提供し、各テクノロジーがPCIe®到達距離をどう延長するか、コンピュートとNVMe™ストレージ環境での適合性に影響する要因を詳述します。

PCIe信号品質の課題

PCIe®はサーバーとデータセンターネットワーキングの主要な高速インターフェースであり続けています。そのデータレートはGen1（2.5 GT/s）からGen5（32 GT/s）へと進化し、Gen6ではさらに倍増が予測されています。これらのレートに必要な高周波は、標準FR4 PCB上での減衰と分散を悪化させます。FR4は最も経済的な基板ですが、10 GHz以上では著しい損失を被ります。

Megtron 6のような高性能誘電体は優れた減衰特性を提供しますが、FR4の約7倍のコストがかかります。多くの設計では、コストプレミアムが信号品質メリットを上回ります。図1は、FR4とMegtron 6の両方で減衰が周波数にどうスケールするかを示します。

ここで：
W = トレース幅（mil、この例では5 mil）
F = 周波数（GHz）
Df = PCB材料の損失正接（ディシペーションファクタ）
Dk = PCB材料の誘電率

コネクタも損失に寄与します。典型的なPCIe CEMコネクタは32 Gbpsで約1.5 dBを追加します。PCIe Gen5標準では総チャネル損失予算が36 dBとされ、PCBとケーブルの損失マージンは限られています。

リドライバーの説明

リドライバーは、受信側で連続タイムラインイコライザー（CTLE）を使用して周波数依存の減衰を補償する高帯域幅アナログアンプです。送信側でのオプションのプリエンファシスで波形を整形し、アイクロージャを改善できます。リドライバーはプロトコル非依存であるため、リンクトレーニングロジックを持たず、PCIeの埋め込みリンクトレーニングシーケンスに適応できません。

リドライバーの主なメリットは、低コスト、控えめな消費電力、簡単な統合です。しかし、すべての信号ノイズを増幅し、独自のジッタフロア（典型的に8 psの固有ジッタ）を追加し、非ISIジッタを補正できません。リドライバーは一般的にGen1〜Gen3のPCIeリンクに限定され、過度なノイズ蓄積により16 Gbpsを超えると非現実的になります。

リドライバーの限界

リドライバーは、低複雑度のGen1〜Gen3システムでトレース長を延長できますが、Gen4（16 Gbps）とGen5（32 Gbps）リンクのより高い減衰と厳しいタイミング予算を補償できません。複数のリドライバーをカスケード接続するのは逆効果で、各段階が独自のノイズを追加し、ジッタ予算を実質的に倍増させます。したがって、リドライバーは16 Gbps以上で長距離PCIeリンクを必要とするデータセンターワークロードには不適です。

リタイマーが救世主に

PCIe Gen4から、標準は高速リンクにリタイマーを明示的に要求するようになりました。リタイマーは物理層対応で、完全なリンクトレーニングとリカバリロジックを実装します。埋め込みクロックを再抽出するクロックアンドデータリカバリ（CDR）ブロック、シリアライザ/デシリアライザ（SERDES）ペア、リアルタイム診断用のアイモニタリングサブシステムを含みます。

典型的なリタイマーはx4、x8、x16構成で提供され、それぞれ4、8、16の物理レーンを提供します。そのアーキテクチャはデータストリームを完全に再生成し、挿入損失を排除し、信号のジッタ予算を維持します。この能力により、NVMe SSD、400 Gbps Ethernet、アクセラレーターインターコネクトなどの高スループット・長距離PCIeアプリケーションでリタイマーが不可欠となっています。

表1は、リドライバーとリタイマーの本質的な属性を対比しています。

PCIeアプリケーションにおけるリタイマーの例

リタイマーは現在、多くのデータセンタートポロジで必須コンポーネントとなっています。図4は、CPUのルートコンプレックスとバックプレーンまたはアドインカードの間にリタイマーが配置され、ケーブル、ライザーカード、追加スイッチ経由での信号拡張を可能にする典型的なサーバーアーキテクチャを示します。

一般的な構成には：
• CPU ↔ リタイマー ↔ アドインカード（AIC）
• CPU ↔ リタイマー ↔ ライザーカード ↔ AIC
• CPU ↔ リタイマー ↔ ケーブル ↔ スイッチ ↔ AIC
• CPU ↔ リタイマー ↔ ケーブル ↔ AIC

まとめると、リドライバーは低速・シンプルな設計で依然として価値がありますが、PCIe、USB 4.0、Thunderbolt 3.0を問わず、16 Gbpsを超えるあらゆるアプリケーションでは、リタイマーが必要な信号再生とモダンなリンクトレーニングプロトコルへの準拠を提供します。

参考文献

1. High-Speed Serial Bus Repeater Primer (PDF)
2. PCI-SIG® Educational Webinar Series 2019 (PDF)
3. AN 766: Intel® Stratix® 10 Devices, High-Speed Signal Interface Layout Design Guideline (PDF)
4. PCI Express Base Specification Revision 5.0, Version 1.0, 2019

インダストリー記事は、業界パートナーがAll About Circuitsの読者に有用なニュース、メッセージ、技術を共有する形式のコンテンツです。編集コンテンツとは異なる形で提供されます。すべてのインダストリー記事は厳格な編集ガイドラインの対象となり、読者に有用なニュース、技術的専門知識、ストーリーを提供することを意図しています。インダストリー記事で表明される見解や意見はパートナーのものであり、必ずしもAll About Circuitsやそのライターの見解を反映するものではありません。