最近の論文では、カーボンナノチューブのスケーラビリティ、統合のブレークスルーについて詳しく説明しています

カーボンナノチューブ（CNT）は、本体の厚さがわずか1ナノメートルのシリコンに比べて優れた導電体であるため、半導体業界にアピールします。では、メインフレームからモバイルデバイスまで、すべてにCNTチップを搭載していないのはなぜですか。トランジスタのスケーラビリティと大規模集積回路は依然として大きな課題です。しかし、同僚と私が最近 Science に発表した2つの論文 および Nature Nanotechnology CNTチップの現実にとって重要なこれら2つの分野で有望なブレークスルーを示しています。

フットプリントの達成はナノスケールのヒントです

まず、スケーリング。 3D FinFETシリコンチップは、7ナノメートルで電力と性能の限界に達する可能性があることを私たちは知っています。また、最近発表された5nmシリコンナノシートトランジスタは、次のノードでのスケール、電力、およびパフォーマンスを向上させますが、その限界もわかっています。

トランジスタその門以上のものです。ソース、ドレイン、およびスペーサーはすべて、合計フットプリントになります。写真：フットプリントが40nmのCNTトランジスタ。 （Scienceで公開された「40ナノメートルのフットプリントにスケーリングされたカーボンナノチューブトランジスタ」の図1B。）

私たちの科学 論文「カーボンナノチューブトランジスタを40ナノメートルのフットプリントにスケーリング」、CNTトランジスタ全体を、トランジスタが40ナノメートルのフットプリントに到達するという国際半導体技術ロードマップ（ITRS）の目標に合わせてスケーリングしました。参考までに、今日の最高級の14nmトランジスタは、実際には約90nmのチップ領域を占めています。

CNTトランジスタは、本質的にわずか1.2 nmの厚さであるという主な理由から、シリコンよりもさらにスケーリングできる可能性があります。この薄さ ゲートの静電制御が向上し、漏れ電流を最小限に抑えるのに役立つため、ゲート長を10nmに短縮するドミノ効果があります。さらに、電子はシリコンよりもCNT内を速く移動するため、デバイスのパフォーマンスが向上します。

しかし、CNTをソースとドレインに接続する新しい方法が必要でした（写真）。これらの10nm元素を製造可能な温度で一緒に「焼く」ことができる材料の完璧な組み合わせを見つける必要がありました。ソースとCNT、およびドレインとCNTの間の以前の作業エンドボンディング接点では、処理温度が非常に高く、約850°Cであるため、チャネルを60〜100nmより短くすることはできませんでした。要素間の配線をコバルト-モリブデン合金に切り替えると、温度が許容可能な650°Cまで効果的に低下し、距離が10nmまで短縮されました。

論文の筆頭著者であるQingCao博士とチームの他の同僚は、この新たに達成されたフットプリントで、CNTトランジスタが今日のトランジスタ標準に匹敵するレベルの性能を達成できることを実証しました。

CNT要素はリングオシレーターで一緒になります

このような非常にスケーリングされた単一トランジスタを実証することで、製造可能なプロセスフローが少なくても、実用的なCNTテクノロジの統合の課題を解決する動機が得られました。そして過去5年間、私のチームはCNT技術の個々の要素を開発してきました。半導体CNTを分離し、ウェーハ上でCNTを「自己組織化」し、さまざまな技術を使用して信頼性の高いnチャネルCNT電界効果トランジスタまたは「FET」（通常は接触金属の酸化により急速に劣化する）を製造する方法を知っています。