オペアンプのヒステリシス:究極のガイド

技術の世界における多くの基本的な概念は、その意味が非常に誤解を招く可能性があるため、対処するのが困難です。残念ながら、ヒステリシスはこれらの基本概念の 1 つです。

あなたは、あきらめたい、またはあきらめたいと思うほど複雑で長いものに出会うためだけに、コンセプトを探してみたかもしれません。しかし、心配する必要はありません。解決策があります。

幸いなことに、オペアンプのヒステリシスの概念をシンプルかつ包括的なガイドに分解するために、この記事を書きました。

準備はできたか？それでは、始めましょう!

オペアンプのヒステリシスとは?

オペアンプの図

ヒステリシスという言葉を定義すると、オペアンプのヒステリシスのトピックが意味を成し始めます。簡単に言えば、ヒステリシスとは、遅れる、後を追う、または以前の状態からの変化に抵抗することを意味します。さらに、エンジニアリングでは、ヒステリシスは非対称操作を表します。つまり、A から B へのパスは B から A へとは異なります。

さらに、ヒステリシスは、磁性、非塑性変形、そしてもちろんオペアンプ (コンパレーターとして機能する) などの電子回路の領域でも見られます。

動的専用ラッチコンパレータ

さらに詳しく説明するために、オペアンプのヒステリシスが何を意味するかを特定するのに役立つ簡単な例を見てみましょう.

12 ボルトのリレーを可変電源に接続し、入力電源電圧を 0 ～ 12 の範囲でゆっくりと上げると、11 ボルト付近でリレーが作動することに気付くでしょう。

したがって、通常、この電圧を下げると、リレーがオフになります。しかし、そうではありません。電圧が 9 ボルトを大幅に下回ると、リレーはオフになります。

リレーのアクティブ化しきい値と非アクティブ化しきい値の差は、電圧ラグと呼ばれるものであり、この電圧ラグはヒステリシスと呼ばれるものです。

現在、ヒステリシスは、単一の BJT 回路などの電子回路に悪影響を与える可能性があり、コースで一定のしきい値レベルを維持できなくなります。そのため、ほとんどの場合、ヒステリシスレベルは、回路のしきい値の制御を維持するために、可能な限り小さいレベルまで下げられます。

対照的に、オペアンプ回路は、特定の操作を処理する際のヒステリシス効果を回避するのに効果的です。ほとんどのオペアンプバッテリ充電器回路では、ヒステリシスがないことが大きな欠点になります。

したがって、このような状況では、オペアンプ出力とその入力ピンの 1 つにフィードバック抵抗を取り付けることによって、回路に追加のヒステリシスを強制します。

したがって、オペアンプ回路にヒステリシス効果を含めるのに役立ちます.

一方、ほとんどのコンパレータにはヒステリシスが組み込まれており、これらのコンパレータの値は通常 5mV ～ 10mV です。また、これらのアナログコンパレータの内部ヒステリシスは、最小量の寄生フィードバックによる発振を防ぐのに役立ちます。

ただし、より大きな振幅の外部ノイズは、自励発振を停止するには十分であっても、これらのコンパレータの内部ヒステリシスをブロックする可能性があります。このような状況では、外部ヒステリシスを含めるだけで問題が解決します。

動作原理

一部の回路ではヒステリシスは必要ありませんが、トランジスタを使用した回路でスイッチングを制御するのに役立つため、アナログ回路では依然として重要です。したがって、コンパレータ回路でヒステリシスを使用して、出力波形のデューティサイクルを設定できます。

注:オペアンプとコンパレータは、これらの回路において不可欠で同等のコンポーネントです。さらに重要なことに、オペアンプはコンパレータとして機能しますが、すべてのコンパレータがとして機能するわけではありません。 アンプ .

このため、両方の回路にとってヒステリシスが重要であるため、2 つの用語は同じ意味で機能します。さらに、これらの回路がどのように機能するかを理解することは、上級コースでヒステリシスがどのように機能するかを理解するのに大いに役立ちます.

ここで、オペアンプとコンパレータを備えた 2 つの標準的な集積回路を比較すると、これらの回路のいくつかでヒステリシスがどのように機能するか、およびそれを使用してこれらの回路のスイッチング動作を必要なものに変更する方法を理解しやすくなります。

両方のコンポーネントを備えた IC の比較

上の図から得られる第一印象は、2 つのコンポーネントがいかに似ているかということです。ただし、オペアンプはそうではなく、コンパレーターは接地されたエミッターであるなどの違いがあります。このため、コンパレータの出力は飽和に対して適切に機能します。一方、オペアンプの製造は、線形演算に適しています。

集積回路

コンパレータのヒステリシス

単純なコンパレータ回路のヒステリシスは、安定したスイッチング動作の生成に関与しています。正帰還抵抗を追加すると、コースにヒステリシスが作成され、入力信号が増減するたびにスイッチングのしきい値が設定されます。

ここがトリッキーな部分です。

入力信号のスプリアスノイズは、プロセス全体に影響を与える可能性があります。したがって、入力信号が増加すると、複数の遷移が生成されます。そのため、コンパレータ回路にヒステリシスを追加することで、ノイズによる誤切り替えに対抗できます。

オペアンプのヒステリシス

オペアンプのヒステリシスは、正のフィードバックがコンパレータでヒステリシス電圧を作成する方法に似ています (負の電圧ではありません)。したがって、これにより、オペアンプはシュミットトリガー回路を形成できます。

ここからが興味深いところです。

オペアンプを閉ループ回路として飽和状態 (ヒステリシスあり) まで駆動すると、出力が飽和し、コンパレータから得られるのと同じ結果が得られます。反転入力と非反転入力で機能します。

ヒステリシスのないコンパレータ

ヒステリシスのないコンパレータ

ソース:Pxhere

これは、ヒステリシスのない標準的なコンパレータ回路です。この回路では、分圧器ネットワーク Rx と Ry が、コースで使用される最小しきい値電圧を生成します。そのため、コンパレータは入力電圧範囲 (Vin) を評価して固定しきい値電圧 (Vth) と比較し、電圧間の関係を見つけます。

ここで、入力フィード電圧 (比較したい) を回路の反転入力に接続すると、極性が反転した出力が作成されます。

したがって、入力バイアス電流の電圧差がスレッショルドよりも大きくなると、出力は負電源に近づきます。同様に、ポイントが入力基準電圧よりも高い場合、コンパレータ出力は正の電源レールに近づきます。

この手法には、信号が設定されたしきい値を超えているかどうかを判断するなどの利点がありますが、1 つの問題があります。入力信号のノイズにより、固定点の上下に複数の遷移が発生する可能性があり、変動する結果を引き起こします。

ヒステリシスのないコンパレータの出力

上の図では、複数の遷移を確認できます。入力信号が温度パラメーターであり、出力が物事をより透明にするための重要な温度アプリケーションであると想像してください。ここで、一貫性のない出力信号により、目的の結果が得られない場合があります。

または、モーターやバルブを動かすためにコンパレーターの出力が必要だと想像してください。変動する信号は、重大なしきい値の状況でバルブのオン/オフを複数回切り替えます。

幸いなことに、これはヒステリシスによって解決される問題です。ヒステリシスは、しきい値を切り替えるときに不安定な信号を完全に打ち消し、ある種のノイズ耐性を与えるからです。

ヒステリシス付きコンパレータ

ヒステリシスのあるコンパレータ回路

さて、これはヒステリシスのあるコンパレータ回路の図です。ここで、抵抗 RH はヒステリシスのしきい値レベルに焦点を当てています。したがって、出力電圧が論理ハイ (5V) になると、RH は Rx と並列になります。したがって、追加の直流電流が Ry に流れ込み、しきい値 (VH) の制限が 2.7v に増加します。また、入力電流がしきい値電圧 (2.7v) より高くない場合、出力応答は論理ローに変化しません。

ただし、出力が論理ローの場合、Rh は Ry と並列になります。したがって、Ry に流れる電流が減少し、しきい値電圧 t0 が 2.3v 低下します。ここで、論理ハイ (5V) に戻すには、入力信号が 2.3 V より低くなければなりません。