Pt/Nd:SrTiO₃接合における多値抵抗スイッチングと光電圧の探究：先進メモリ応用へ

概要

ショットキー接触のPt電極とオーミック接触のIn電極を、NdドープSrTiO₃（STO）単結晶上に堆積させ、Pt/Nd:STO/Inデバイスを作製した。このデバイスは、印加パルス幅または電圧で制御可能な多値抵抗スイッチング（RS）メモリと、メモリ状態依存の光電圧（PV）効果を示す。RSとPVの両方は、Pt/Nd:STO界面における界面障壁の高さと幅のバイアス誘起変調に関連している。これらの結果は、RS/PV効果と印加電界によって引き起こされるNd:STO界面の変調との強い関連性を確立し、開放電圧を用いて複数の不揮発性メモリ状態を非破壊的にセンシングする新たな手法を提供する。

背景

SrTiO₃（STO）は大きなバンドギャップ（3.2 eV）を持つ絶縁体であり、広い温度範囲で単純な立方構造をとるためモデルペロブスカイト材料と見なされている[1]。STOはドナー型またはアクセプター型遷移金属ドーピングにより光電特性を直接制御可能であり、応用範囲は非常に広い[2, 3]。近年、抵抗スイッチング（RS）現象によりSTO系は大きな科学的注目を集めており、抵抗変化型ランダムアクセスメモリ（RRAM）の有力候補とされている[4, 5]。

STOベースのRSデバイスは通常、金属/STO/金属構造をとる。アクセプター型ドープ（Fe、Crなど）からドナー型ドープ（Nbなど）まで、STO系のRS特性は広く調査されてきた。異なる物理機構がスイッチング挙動を説明するために提案されている。アクセプター型ドープSTOでは、バルク内の特性変化が強調され、RSは電界駆動の酸素空孔移動（転位沿いの高速輸送や高電界ストレス下での酸素空孔アレイ形成）に帰属される[6-11]。一方、ドナー型ドープ（Nbなど）STOベースのRSデバイスでは、金属とn型Nb:STO間のショットキー型接触が必要であり、多くの研究で強調されている。しかし、一部の報告ではRSを金属/Nb:STO接合の電子空乏層の変化（薄い界面層内の酸素化学量論[12-14]や近表面領域の陽イオン化学量論のずれ[15, 16]による）と関連付け、また別の報告では界面障壁はRS過程で不変だが伝導フィラメントが抵抗変化に重要な役割を果たすと提案している[17-19]。

以上の報告から、ドナー型STOのスイッチング機構については合意が得られていないことが明らかである。界面とバルクの抵抗変化という2つの見解が共存しており、RSの具体的な理由についても多くの物理機構が報告されている。不明確な物理機構は、STO材料ベースのRRAMの進展を妨げている。RS機構を明確化し、ドナー型STO系ベースのRRAMデバイスを開発するため、異なる金属ドープSTO材料の研究が有利である。

STOの電子輸送特性は遷移金属ドーピングにより変調可能[20]。薄膜と比較して単結晶は全領域で均質な特性を持ち、確立された欠陥物理・化学を有する。これまでRSデバイスに報告されているドナー型STO単結晶はNbドープのみである。NdドープSTO単結晶（Nd:STO）では、Sr²⁺、Ti⁴⁺、Nd³⁺（Nd²⁺）のイオン半径はそれぞれ0.118、0.0605、0.0983（0.129）nmであり、Nd³⁺は半径が類似するSr²⁺サイトをTi⁴⁺サイトよりも容易に置換すると考えられる[21]。この置換サイトはn型Nb:STOとは異なる。Nd:STO単結晶はドナー型材料であり、n型伝導性を示す（ホール効果で後ほど確認）。Nd:STO単結晶はRS用の新しいn型STOであり、これまで報告例はない。

一般に光起電力（PV）効果は内部電界に関連する[22-26]ことが知られている。したがって、RSが主に金属とn型STO界面近傍の空乏層によって決定されるなら、PV効果はデバイスのメモリ状態に依存すると予想される。逆に、RSが伝導フィラメントによって誘起されるなら、PVはメモリ状態と無関係である。本研究では、n型Nd:STO単結晶上にショットキー接触Pt電極とオーミック接触In電極を形成し、Pt/Nd:STO/InデバイスのRSメモリとPV効果を同時に研究してスイッチング機構を明確化した。興味深いことに、結果はPt/Nd:STO/Inデバイスが多値メモリとスイッチングバイアスで変調可能なメモリ状態制御PV効果を持つことを明確に示している。結果は、RSとPVの共通機構が、キャリアの注入とトラップ/デトラップによって誘起されるPt/Nd:STO界面障壁の変調に関連することを示唆している。

方法

0.05 wt% Ndドープされた5 mm × 5 mm × 0.5 mmのNd:STO（100）単結晶を基板として用いた。In電極（橙色電極）をNd:STOの粗い表面に直接圧接し、オーミック接触を形成した。直径0.1 mmのPt電極をシャドーマスクを通じてNd:STO単結晶上にスパッタリングした（青色電極）。2つの近接Pt電極間の距離は0.5 mm。図2aのインセットにPt/Nd:STO/InおよびIn/Nd:STO/Inデバイスの構成を示す。電流-電圧（I-V）特性とRS特性はKeithley 2400 SourceMeterで測定した。正の電界をInからPt電極へ電流が流れる方向と定義した。

ホール効果測定（Ecopia HMS-3000）により、Ndドーピングによるキャリア濃度を調べた。STOの結晶構造はX線回折（XRD、Bruker D8-Advance、Cu Kα線）で調べた。ラマン散乱測定は可視レーザー光（波長632.8 nm）を励起光源とした共焦点マイクロラマン分光計（Renishaw R-1000）で行った。

結果と考察

図1aに無ドープSTOとNd:STO単結晶のXRDパターンを示す。すべてのピークはペロブスカイト相に対応し、立方晶空間群Pm3m（格子定数a ≈ 3.905 Å）にインデックスできる。Nd注入後もピークに観測可能な変化はなく、Ndドーピングがバルク構造にほとんど影響を与えないことを示している。無ドープSTOとNd:STO単結晶のラマンスペクトルを図1bに示す。無ドープSTOのラマンスペクトルは、理想的な立方ペロブスカイト構造に由来する2つの明確な広いバンド（200-400 cm⁻¹と600-800 cm⁻¹に中心）を示し、文献値[27, 28]と一致する。Nd:STOでは第2秩序の広いバンドが減少し広がった線が観察され、Ndドーピングによる局所的無秩序の結果として中心対称性が弱まっていることを示唆する。XRDパターンと比較すると、ラマン結果はNd:STO単結晶表面にNdドーピングによって誘起される構造的欠陥が存在することを示している。

a 無ドープSTOとNdドープSTO単結晶のXRDパターンおよび b ラマンスペクトル

無ドープSTO単結晶は絶縁体として知られている。NdドーピングがSTO単結晶の電気的特性に与える影響を調べるため、ホール効果を測定した。ホール測定結果は、Nd:STO単結晶がn型伝導性を示し、キャリア濃度が約2 × 10¹⁹ cm⁻³であることを示した。このn型伝導性は、Nd³⁺がSr²⁺サイトに置換することに起因すると考えられる。

図2aのインセットにIn/Nd:STO/InおよびPt/Nd:STO/Inデバイスの模式図を示す。両デバイスのI-V特性を図2a、bにプロットした。印加電圧は0 V → 5 V → 0 V → -5 V → 0 Vで、コンプライアンス電流50 mAで掃引した。In/Nd:STO/Inデバイスは線形I-V曲線（図2a）を示し、圧接In電極とNd:STO単結晶間の良好なオーミック接触を示すが、RS効果は現れない。一方、Pt/Nd:STO/Inデバイスは可逆的なRS特性を示す（図2b）。印加電圧が増加すると抵抗遷移が起こり、遷移方向は印加電圧の極性に依存する。印加電圧が減少すると、高抵抗状態（HRS）と低抵抗状態（LRS）が維持され、形成後の抵抗状態が安定かつ不揮発的であることを示す。大きなI-VヒステリシスはPt/Nd:STO/Inデバイスがメモリ特性を持つことを示し、典型的なダイオード挙動はPtとn型Nd:STO界面にショットキー障壁が形成され、デバイス抵抗を支配していることを示唆する。したがって、Pt/Nd:STO/InデバイスのRS効果はPtとNd:STO単結晶間のショットキー界面に由来すると結論付けやすい。この結果、RSがショットキー界面に依存することは、n型Nb:STO単結晶に関する我々の先行研究[29]と一致する。

a In/Nd:STO/Inおよび b Pt/Nd:STO/InデバイスのI-V特性（0 V → 5 V → 0 V → -5 V → 0 V、50 mAコンプライアンス電流）。インセットはデバイス模式図

Pt/Nd:STO/Inデバイスのマルチメモリ応用可能性を評価するため、パルス幅と振幅が抵抗状態に与える影響を調べた（図3a-c）。デバイスをまず-5 V、100 msパルスでLRSにセットし、次に+5 Vパルスをパルス幅100 ns、10 μs、10 msで印加した。抵抗は0.1 Vで読み出した。LRSから中間抵抗状態またはHRSへの対応する抵抗遷移が達成された（図3a）。図3bは、逆極性パルスによるHRSからLRSへの連続RSサイクルを示す。結果は、異なる幅のパルス電圧により多値抵抗が得られることを確認している。各抵抗状態の保持特性をさらに調べ、抵抗値に有意な変化は観測されなかった（追加ファイル1：図S1）。図3cはパルス電圧で制御される典型的な不揮発性抵抗メモリループを示す。Pt/Nd:STO/Inデバイスをまず-3 VパルスでLRSにセットし、その後パルス電圧を+2 V（または+3、+4、+5 V）まで掃引し、再び-3 Vに戻す（パルス幅100 ms）。抵抗は0.1 Vで読み出した。パルス振幅を調整することで一連の中間抵抗状態が達成できる。図3a-cから、Pt/Nd:STO/Inデバイスの多値抵抗状態はパルス幅または振幅の調整により達成可能であり、デバイスがメモリスタとして振る舞うことがわかる[23, 30]。

連続RSサイクル a LRSからHRSへ、 b HRSからLRSへ。デバイスをまず-5 V（+5 V）パルス（100 ms幅）でLRS（HRS）にセットし、次に+5 V（-5 V）パルスを100 ns、10 μs、10 msの様々な幅で印加。LRS（HRS）から中間抵抗状態またはHRS（LRS）への対応する抵抗遷移。 c パルス電圧で制御されるR-Vヒステリシスループ。Pt/Nd:STO/Inデバイスを-3 VパルスでLRSにセットし、パルスを+2 V（または+3、+4、+5 V）まで掃引し、100 ms幅で-3 Vに戻す。すべての抵抗は0.1 Vで読み出し

一般に、照射波長が活性物質の光学バンドギャップと一致すると光励起によりキャリアが生成される。生成した電子と正孔は内部電界によって分離され、PV効果を生じる[23-25]。Pt/Nd:STO/Inデバイスの場合、多値メモリ状態が主にPt/Nd:STO界面近傍の空乏層によって決定されるなら、PV効果はデバイスのメモリ状態に依存すると予想される。逆に、RS過程で空乏層が不変なら、PVはメモリ状態と無関係である。より興味深いことに、Pt/Nd:STO/Inデバイスでメモリ状態依存のPV効果を見出した。図4a、bは、+1から+5 Vまでの一連のパルス（100 ms）でスイッチング後（LRSから中間抵抗状態を経てHRSへ）の低バイアス領域（-0.6～+0.6 V）でのI-V曲線を、光照射下と暗所で示す。光照射下では、HRSのI-V曲線が電圧軸方向に顕著にシフトし、開放電圧（Voc、零電流時の電圧）は最大約135 mVに達する。一連の中間抵抗状態に対応して、Vocはデバイス抵抗の低下に伴い徐々に減少し、LRSでは無視できるほど小さい。一方、暗所で測定したI-V曲線ではほとんどシフトが観測されない。同様の結果はHuら[23]によって得られている。さらに、Shangら[24-26]によりVocの試験法が報告されている。この方法に従い、LRSとHRSでのVocをさらに測定した。予想通り、光照射により電圧上昇が生じ、Vocは接合抵抗に依存した（追加ファイル1：図S2）。以上の結果は、Vocの大きさがPt/Nd:STO/Inデバイスのメモリ状態に依存することを証明している。

一連の電圧パルス（+1～+5 V、100 ms）でスイッチング後（LRSから中間抵抗状態を経てHRSへ）の低バイアス領域（-0.6～+0.6 V）でのI-V曲線。 a 光照射下、 b 暗所

Pt/Nd:STO/Inデバイスの多値メモリとメモリ状態依存PV効果は、メモリ状態が主にPt/Nd:STO界面近傍の空乏層によって決定されることを明確に示唆している。つまり、Pt/Nd:STO界面近傍のショットキー障壁の幅と高さが掃引電圧によって変調される。図1bのラマン結果によれば、Nd:STO表面には酸素空孔などの欠陥が存在する。デバイスに負電圧またはパルスを印加すると、In電極から注入された電子がPt/Nd:STO界面の欠陥によってトラップされる。トラップされた電子はより狭く低いショットキー障壁をもたらし、LRSを生じる。対照的に、正バイアス掃引時には空乏領域の存在によりトラップされた電子が放出され、HRSとなる。さらに、欠陥の空間分布は不均一であるはずだ。高密度欠陥ではフェルミ準位ピン留めが形成されるため、印加バイアスを除去してもHRSとLRSが保持される。空乏層はパルス幅や振幅で調整可能なため、多値メモリ状態が観測された。図5にPt/Nd:STO界面での電子トラップ/デトラップ過程の模式図を示す。

Pt/Nd:STO/InシステムのHRSとLRSにおけるエネルギー帯構造と界面状態の模式図。界面の赤い空心と実心球はそれぞれ非占有と占有界面状態を表す

メモリ状態依存PV効果は、異なるメモリ状態におけるPt/Nd:STO界面障壁の異なる幅と高さによって誘起される。より広い空乏領域を持つHRSでは、光照射下で空乏領域内により多くの電子-正孔対が生成される。HRSでは強い上向き帯曲がりによって光生成電子がNd:STOバルクへ駆動され、正孔が障壁をトンネルするため、より高いVocが生じる。逆に、より低く狭い空乏領域を持つLRSでは、より低いVocとなる。一般に、Vocは多値メモリ状態に対応する界面障壁の幅と高さに依存する。

メモリ状態とPV効果の両方がスイッチングバイアスに対して類似の依存性を示すことは、Nd:STO界面での電子空乏/蓄積に関連する共通機構、すなわち界面障壁と界面電荷再分布の重要性を明らかにしている（図5）。PV効果は内部電界によって分離された光生成電子と正孔によって誘起される。したがって、Pt/Nd:STO/Inデバイスで観測されたメモリ状態依存PV効果は、RSがPt/Nd:STO界面のショットキー障壁のバイアス誘起変調によって誘起され、伝導フィラメント形成によるものではないことを証明している。Vocがメモリ状態に依存するため、この抵抗状態依存PV効果は、従来の抵抗読み出しに加えて、Vocを用いてRSデバイスのメモリ状態をセンシングする新たな手法を提供する。この新しい読み出し経路は、光照射がデバイスのメモリ状態を変化させないため、非破壊的で信頼性が高い。

結論

要約すると、単結晶Nd:STOベースのメモリスタデバイスのRSとPV特性を調査した。RS効果はPtとn型Nd:STO単結晶界面近傍のショットキー接合に関連する。メモリ状態はパルス幅または振幅で変調可能。Pt/Nd:STO/Inデバイスのメモリ状態依存PV効果はスイッチング電圧によって得られる。これらの相補的効果は、Pt/Nd:STO界面における界面障壁の高さと幅のバイアス誘起変調、すなわちPt/Nd:STO界面でのキャリア注入とトラップ/デトラップ過程に起因する。結果は、RS/PV効果と印加電界によって引き起こされるNd:STO界面の変調との強い関連性を確立し、Vocを用いて複数の不揮発性メモリ状態を非破壊的にセンシングする新たな手法を提供する。

略語

HRS:

高抵抗状態

I-V:

電流-電圧

LRS:

低抵抗状態

PV:

光電圧

RRAM:

抵抗変化型ランダムアクセスメモリ

RS:

抵抗スイッチング

XRD:

X線回折