ALD-AlN膜厚がc面GaN上の界面・電気特性に及ぼす影響

概要

原子層堆積（ALD）AlN膜厚がPt/AlN/n-GaN MISダイオードの界面・電気特性に及ぼす影響を検証。7.4nm AlN層で最高の界面・酸化物トラップ密度示す一方、0.7nm膜ではAl-O結合優位でXPSに明確なAlNピークなし。AlN層全体にわたる酸素存在が界面状態蓄積寄与、特に厚膜で顕著。熱電子放出（TE）解析が7.4nmデバイス順バイアス挙動記述、0.7nm試料は異なる輸送モデル必要。両厚みで逆バイアスリークはプール・フレンケル（PF）放出でなくファウラー・ノードハイム（FN）トンネリングで最良記述、バリア不均一性と欠陥支援トンネリングの役割強調。

背景

III-窒化物半導体は幅広バンドギャップ、高電子飽和速度、強靭なブレークダウン場で、光電子（LED、レーザーダイオード、UV検出器）と高出力電子デバイス（HEMT、パワースイッチ）に不可欠[1-4]。低密度・高品質メタル/半導体界面達成は、フェルミレベルピニングと障壁変調阻害する電子トラップ最小化に必須[5,6]。AlNは6.2eVバンドギャップ、高熱伝導率、GaNと1.1%格子ミスマッチのみで有望パッシベーション候補。約300℃ALD-AlNはCMOS互換性提供、均一高誘電率誘電体層成長可能[12-15]。しかしALD成長AlNは多くの酸素不純物含有し電気特性劣化懸念[15,16]。Al₂O₃やHfO₂等高誘電率酸化物パッシベーション層採用例あるが、Ga-O結合形成で深い界面状態導入懸念[19]。対照的に薄いAlN層はGaN接触障壁高さ変調示す[20-23]が、膜厚依存界面特性系統的研究稀。本研究は0.7、1.5、7.4nm AlN膜をn-GaN上堆積、界面化学と電気挙動評価でこのギャップ埋める。

方法

材料とデバイス作製

市販c面バルクGaNウェハー（300µm、5×10¹⁴cm⁻³、1.5×10⁷cm⁻²スレッディング転位密度）を5mm×5mmチップにダイシング。1:1 HCl:H₂O洗浄後、CN-1熱ALDリアクター（トリメチルアルミニウムとNH₃前駆体）350℃にロード。ALDサイクル数変化でAlN厚み調整、0.7、1.5、7.4nm膜得、FS-1楕円偏光法で確認。MISダイオードは50nm Pt（500µm径）ショットキー上部電極と100nm Al裏面接点蒸着で形成。参考Pt/n-GaNショットキーダイオードも作製。

評価

温度依存I-V（-5V〜+5V、80-400K）をHP 4155Bアナライザでホットチャックステージ上測定。容量-電圧（C-V）データ（0.1-1MHz）をHP 4284A LCRメータ取得。断面STEM像で層厚確認。エネルギー分散型X線分光（EDS）で元素深度プロファイル、単色Al Kα源X線光電子分光（XPS）で界面化学分析。

結果と考察

構造検証

断面STEMでAlN厚みが楕円偏光法値±0.2nm以内確認。0.7nm膜は局所的に不連続、7.4nm層は均一連続。

順バイアス輸送

半対数I-V曲線（図2a）で、0.7nmデバイスが参考より高リーク、1.5nmと7.4nmデバイスで電流抑制。TE解析で障壁高さ：参考0.77eV、0.7nm 0.61eV、1.5nm 0.83eV、7.4nm 1.00eV。理想係数も同傾向：1.63（参考）、4.19（0.7nm）、1.83（1.5nm）、1.57（7.4nm）。0.7nm厚みが障壁低下と再結合増加の転換点。

容量-電圧挙動

低周波C-V（≤10kHz）で0と0.7nmデバイスに反転現象、欠陥誘起深空乏示唆、厚AlN層では不在。EDS深度プロファイルで参考試料にPt拡散GaN内へ、AlN≥1.5nmで抑制確認、AlNバリア役割実証。高周波C-Vヒステリシス（図5インセット）でトラップ密度：4.2×10⁹cm⁻²eV⁻¹（参考）、9.3×10⁹cm⁻²eV⁻¹（1.5nm）、3.6×10¹¹cm⁻²eV⁻¹（7.4nm）。7.4nm膜が最大界面・酸化物トラップ保有。

界面化学（XPS）

0.7nm試料でAl 2pスペクトルに74.1と75.6eVピーク（AlOₓとAl-OH）、不完全AlN形成とAl-O結合優位示唆。7.4nm膜で明確AlNピーク73.6eV、微小Al₂O₃成分（O 1s約531.8eV）。Ga 2p₃/₂で厚膜に1117.4eV成分（Ga-Al結合）、薄膜で1118.0eV（GaN）と1119.2eV（Ga₂O₃）ピーク。AlN/GaN界面付近酸素濃度は7.4nm試料で著しく低いが、膜全体に酸素持続、酸素関連欠陥状態がD_it上昇寄与示唆。

逆バイアスリーク

温度依存J-Vデータ（図7）で、7.4nmデバイス逆リークが順電流より急峻温度依存。修正リチャードソンプロットで、バリア不均一性モデル化TEが7.4nmデータ適合（σ₀=0.204V）も0.7nm不適合（σ₀=0.147V）。FNトンネリング両デバイス支配：300Kで障壁高さ0.7nm 1.67eV、7.4nm 0.78eV。厚膜障壁低下は高トラップ密度と整合、トラップ支援トンネリング促進。プール・フレンケルフィットで非物理的巨大誘電率、PF放出が主要リーク機構でないこと除外。

デバイス設計への示唆

本知見は、AlN層≥1nmでPt拡散効果的抑制と深層トラップ低減、しかし過厚膜（>5nm）で有意界面・バルクトラップ導入、障壁低下とFNリーク増大招くこと示唆。1.5nm AlNが障壁向上、低トラップ密度、許容リークのバランス。これら知見はGaN系HEMTとパワーデバイス、特にCMOSプロセス統合時のパッシベーション層最適化に資する。

結論

AlN膜厚がALD-AlN/n-GaN MISダイオードの界面品質とリークを決定的に支配実証。7.4nm膜は最高界面/酸化物トラップ密度、0.7nm膜はAl-O結合優位で堅牢AlN層欠如。逆バイアスリークは両厚みでFNトンネリング支配、厚膜は酸素関連欠陥で低実効障壁示す。AlN膜厚最適化（理想的1-1.5nm付近）で障壁向上とトラップ形成バランス、高性能GaNデバイスへ道開く。

略語

ALD

原子層堆積

AlN

窒化アルミニウム

C-V

容量-電圧

FN

ファウラー・ノードハイム

J-V

電流密度-電圧

PF

プール・フレンケル

TE

熱電子放出

XPS

X線光電子分光法