HfO₂/Geゲート誘電体の最適化：PEALDによるin situ SiO₂中間層形成が界面、電気特性、バンドアライメントを改善

要旨

プラズマ強化原子層堆積（PEALD）によりin situ形成されたSiO₂を、Ge基板上のHfO₂ゲート誘電体の中間層として導入した。HfO₂/SiO₂ハイkゲート誘電体スタックの界面、電気特性、バンドアライメント特性を詳細に調査した。in situ PEALD SiO₂堆積プロセス中にGe表面上にSi-O-Ge中間層が形成されることを実証した。この中間層はアニーリング時に顕著なHfシリケート形成なしで優れた熱安定性を示す。さらに、GeO₂分解も抑制する。電気測定では、アニール試料で容量等価厚（CET）1.53 nm、ゲートバイアスV_fb+1 Vでのリーク電流密度2.1×10⁻³ A/cm²を達成。HfO₂/SiO₂/Ge界面の伝導帯（価電子帯）オフセットは、PDAあり/なしでそれぞれ2.24（2.69）eVと2.48（2.45）eV。これらの結果は、in situ PEALD SiO₂が高品質Geベーストランジスタデバイス実現のための有望な界面制御層となり得ることを示す。また、PEALDがMOCVDよりも超薄膜界面制御層堆積において遥かに強力な技術であることを実証した。

背景

MOSFETの微細化が進む中、SiベースMOSFETは物理的・技術的限界に近づいている。ゲルマニウム（Ge）[1,2]やIII-V族材料[3-5]などの代替チャネル材料が高性能ロジックデバイス応用で注目されている。中でもGeは固有の高い正孔キャリア移動度[6]により、MOSFETのチャネル材料としてSiに取って代わる可能性がある。しかし、高誘電率ゲート誘電体をGe基板に直接堆積すると、高い界面トラップ密度（D_it）やGeと高誘電体層間の望ましくない界面層形成を招くことが多い[7]。したがって、高速・低消費電力GeベースMOSFET実現には、高品質ハイk/Ge界面の達成が極めて重要である。幸い、ハイk/Ge界面品質向上のための多くの手法が報告されている[8]：SiO₂[9]、Si[10]、GeO₂[11]、Al₂O₃[12,13]、GeOₓNᵧ[14,15]、希土類酸化物[16,17]などをGe基板とハイkゲート誘電体の間の中間制御層として導入する方法など。特にGeO₂/Ge構造は優れた界面特性を持ち、極めて低い界面準位密度（D_it<1×10¹¹ cm⁻² eV⁻¹）が達成可能[18]。しかし、GeO₂は425°C以上で分解し、水に溶解するため、Ge-MOSキャパシタ（MOSCAP）では常に許容できないD_itが現れる[6]。幸い、KitaらはGeO₂上のキャップ層がGeO₂分解を抑制可能と報告したが、キャップ層材料の選択が極めて重要[19-21]。例えば、SiやY₂O₃はHfO₂より効率的にGe-O脱離を遅延させる。これらはハイk材料や界面制御層の選択がGeO₂分解抑制に重要であることを示す。Nakashimaらは物理気相堆積（PVD）による超薄SiO₂/GeO₂二層膜がGeパッシベーションに有望な中間層であり、ミッドギャップ付近でD_it=4×10¹¹ cm⁻² eV⁻¹を達成[22,23]。LiらはMOCVDでGe上にSiO₂中間層を導入し、SiO₂中間層がHfO₂成長時とその後の堆積後アニール工程でのGe外方拡散を効果的に抑制することを示した[9]。したがってSiO₂はGe基板にとって優れた界面制御層となり得る。しかし、PVDやMOCVDと比較してPEALDは、特に超薄膜厚においてより均一なパッシベーション層を提供できる。したがって、PEALD形成SiO₂は高性能Geベーストランジスタデバイス実現のための有望な界面制御層となり得る。

本研究では、in situ PEALD形成SiO₂をHfO₂/Geスタックの中間層として導入した。n型Ge基板上のALD HfO₂膜の界面、電気特性、バンドアライメント特性を詳細に調査した。まずPEALDでSiO₂をGe基板上に中間制御層として堆積。次に、熱ALDモードでHfO₂ゲート誘電体をin situ堆積。HfO₂/SiO₂ハイkゲート誘電体スタックに対し、N₂雰囲気下500°C、60秒の堆積後アニール（PDA）を実施。X線光電子分光（XPS）解析により、PEALD SiO₂堆積時にGe表面上にSi-O-Ge中間層とGeO₂層が形成されることが明らかになった。このSi-O-Ge中間層は優れた熱安定性を示すだけでなく、GeO₂の熱分解も抑制する。したがって、HfO₂/Si-O-Ge/GeO₂/Geスタックで良好な電気特性が得られた。MOCVD SiO₂中間層と比較して、in situ PEALD SiO₂中間層を持つ試料は大幅に改善された電気特性を示す。したがって、PEALDはMOSFET製造、特に超薄膜界面制御層堆積においてMOCVDより遥かに強力な技術である。

実験方法

抵抗率0.2-0.3 Ω·cmのn型SbドープGe(100)を基板として使用。基板をアセトン、エタノール、イソプロパノール、脱イオン水で各5分超音波洗浄。次に希薄HBr溶液（H₂O/HBr=3:1）で表面自然酸化膜を5分エッチング。ウェット洗浄後、脱イオン水でリンスし純N₂でブロー乾燥。直ちにPEALD（Picosun SUNALE™ R-200）チャンバーへ移載。ハイk HfO₂膜堆積前に、PEALDで250°C、10サイクルのSiO₂膜を中間層として堆積。1サイクルは1秒Si源導入、10秒N₂パージ、13.5秒酸化剤導入、4秒N₂パージで構成。Si前駆体としてトリス(ジメチルアミノ)シラン（TDMAS）、酸化剤としてO₂プラズマを使用。TDMASは室温保持。純O₂ガス（99.999%）をO₂プラズマ源とし、プラズマ出力2500 W、O₂ガス流量160 sccm。PEALD SiO₂成長速度はex situ分光エリプソメトリーで~0.7 Å/サイクルと決定。続いて~4 nm厚HfO₂膜を250°C、40サイクルで熱ALDによりin situ堆積。1サイクルは0.1秒Hf源供給、4秒N₂パージ、0.1秒H₂O供給、4秒N₂パージ。Hf前駆体としてテトラキス(エチルメチルアミノ)ハフニウム（TEMAH）、酸化剤としてH₂Oを使用。TEMAHは150°Cで蒸発、H₂Oは室温保持。純N₂（99.999%）をキャリアおよびパージガスとして使用。PDAは大気圧下N₂雰囲気、500°C、60秒の急速熱アニールで実施。

膜の界面構造と化学結合をex situ XPS（Thermo Fisher K-Alpha、標準Al Kα 1486.7 eV X線源）で調査。XPSスペクトルは取り出し角90°で取得。結合エネルギースケールはGe 3d₅/₂ピーク（29.4 eV）で校正。さらに、スマートタイプバックグラウンド減算後、ガウス-ローレンツ（G-L）関数でフィッティング。電気測定用Ptトップ電極（面積1.55×10⁻⁴ cm²）をシャドウマスク法でスパッタリング堆積。容量-電圧（C-V）とリーク電流密度-電圧（J-V）特性をKeithley 4200半導体アナライザシステムとプローブプラットフォーム（Cascade summit 12000B-M）で測定。

結果と考察

Ge上の薄いPEALD SiO₂（~0.7 nm）では、Si 2pが102.4 eVにピークを示しSi-O結合に対応（Fig.1a）。これは理想的SiO₂の結合エネルギーより小さい。Siサブオキシド（SiOₓ）堆積とGe表面でのSi-O-Ge形成の両方がSi 2pを低エネルギー側へシフトさせる可能性がある。したがって、Ge上の厚いPEALD SiO₂（~7 nm）のSi 2pスペクトルも測定した。Fig.1bに示す通り、主ピークが103.6 eVで理想的SiO₂結合に対応。よって、ここでPEALD堆積された酸化シリコンは理想的SiO₂である。しかし、強いSi-O-Siピークの他に~102.4 eVに弱いピークが存在し、これはGe表面でのSi-O-Ge結合に対応する。したがって、PEALD SiO₂初期成長段階でGe表面上にSi-O-Geが形成されると結論できる。in situ 4 nm HfO₂堆積後、Si 2pピーク強度は明確な化学シフトなし（102.3 eV）で減少（Fig.1a）。さらに、500°C PDA後もSi 2pピークに明確な化学シフトなし（102.2 eV）、HfO₂堆積とPDAプロセス中のHfO₂/SiO₂界面の優れた熱安定性を示唆。堆積直後のHfO₂/SiO₂ゲートスタックのHf 4fスペクトル（Fig.1c）では、16.5と18.2 eVのダブレットがHfO₂のHf 4f₇/₂とHf 4f₅/₂に割り当てられ、スピン軌道分裂エネルギー1.7 eVは文献値[25]と一致。500°C PDA後、Hf 4fスペクトルに明確な変化なし（わずか0.1 eV高エネルギー側シフト）、PDA中に明確なHfシリケート形成なしを示唆。Fig.1dの堆積直後のGe 3dスペクトルでは、29.4と30.0 eVのダブレットピークがGe基板のGe 3d₅/₂とGe 3d₃/₂に対応（スピン軌道分裂0.6 eV）。Ge基板信号の他に、32.7 eVに大きなGe-O結合ピークが存在。このGe-OピークはGe-O-SiとGeO₂の形成によるもの。GeO₂層はPEALD SiO₂堆積時の表面酸素プラズマ酸化で形成された。したがって、実際の構造はHfO₂/Si-O-Ge/GeO₂/Geスタックである。さらに、500°C PDA処理後もGe 3dスペクトルに明確な変化なし、GeO₂分解なしでHfO₂/Si-O-Ge/GeO₂/Geスタックの熱安定性を示す。KitaらがGeO₂上のキャップ層でGeO₂分解抑制可能と報告（SiやLa₂O₃など）[19]。したがって、ここでPEALDにより誘起されたSi-O-Ge中間層もGeO₂分解を抑制する。以上のXPS解析から、Ge表面上に超薄膜Si-O-Ge中間層が形成され、この中間層はHfシリケート形成なしで優れた熱安定性を示し、GeO₂分解も抑制することが結論づけられる。

SiO₂/GeおよびHfO₂/SiO₂/Ge構造のXPSスペクトル。a SiO₂、堆積直後およびアニール後のHfO₂/SiO₂/GeのSi 2pスペクトル。b Ge上の厚いSiO₂（7 nm）のSi 2pスペクトル。c, d 堆積直後およびアニール後のHfO₂/SiO₂/Ge構造のHf 4fとGe 3dスペクトル。

Fig.2aにGe上のHfO₂/SiO₂ゲートスタックの高周波（1 MHz）C-V曲線をPDA前後で示す。PDA前後のHfO₂/SiO₂/Geのフラットバンド電圧（V_fb）はそれぞれ0.42 Vと0.27 V。計算上の理想V_fbは0.55 V。わずかな負のV_fbシフトは誘電体中の酸素欠陥による正の固定電荷を示唆[26,27]。不活性雰囲気アニールで更なる酸素欠陥が誘起され、わずかな負のV_fbシフトを生じる。多くの文献でGeO₂分解がアニール時に正のV_fbシフトを引き起こすことが実証されている。Ge-O脱離プロセスが追加の負電荷を生成すると考えられる[28,29]。したがって、V_fbシフトからもGe-O-Si中間層がGeO₂分解を抑制していると結論できる。蓄積容量は元の1.92から2.25 μF/cm²へ明確に増加。C-V曲線の蓄積容量からε₀ε_r A/C_accを用いてMOSキャパシタの容量等価厚（CET）を算出[30]。したがって、PDA後に1.53 nmのより小さなCETが得られ、堆積直後試料の1.80 nmより改善。これはPDAプロセス後により緻密で薄いハイk層が得られるためと考えられる。Fig.2bにPDA前後のGe上HfO₂/SiO₂膜のリーク電流特性を示す。バイアス電圧V_fb+1 Vでのリーク電流密度は、PDA前で2.1×10⁻³ A/cm²、PDA後で2.2×10⁻⁴ A/cm²。PDA後のリーク電流密度増加もゲート誘電体厚さ減少に起因する。

Ge基板上HfO₂/SiO₂ゲートスタックの電気特性（500°C PDA前後）。a 高周波（1 MHz）C-V曲線。b J-V曲線。

HfO₂/SiO₂/Geの界面品質を定量的に評価するため、コンダクタンス法[31]で界面準位密度（D_it）を決定。Fig.3に室温でPt/HfO₂/SiO₂/Geの伝導度法により抽出されたバンドギャップ内E_c以下のD_it分布をPDA前後で示す。D_itは概ねD_it=2.5×(G_p/w)_max/(A q)で計算可能。ここで(G_p/w)_maxはコンダクタンス-電圧特性のピーク値、f(=w/2π)は周波数、Aは電極面積、qは素電荷。したがって、PDAなし/ありのPt/HfO₂/SiO₂/Ge構造のD_it値は、E-E_v=0.38 eVでそれぞれ4.05×10¹² eV⁻¹ cm⁻²と5.37×10¹² eV⁻¹ cm⁻²。伝導帯底付近では、PDAなし/ありでそれぞれ2.03×10¹² cm⁻² eV⁻¹と2.67×10¹² cm⁻² eV⁻¹のより低いD_it値を観測。

室温でのPt/HfO₂/SiO₂/Geのバンドギャップ内E_c以下のD_it分布（500°C PDA前後）。

Fig.4に異なる界面制御層を持つGeベースMOSキャパシタのリーク電流密度（J_g）-CET関係を示す[32,33]。先行研究[34]で報告された中間層なしのSパッシベートGeと比較して、本研究のHfO₂/SiO₂/Geはより小さなCET（1.53 vs 2.18 nm）、リーク電流密度（2.1×10⁻³ vs 3.1 A/cm²）、D_it（4.37×10¹² vs 8.61×10¹² eV⁻¹ cm⁻²）で大幅に改善された特性を示す。これはin situ PEALD形成SiO₂がGeにとって優れたパッシベーション層であることを意味する。さらに、MOCVDによるex situ形成SiO₂中間層[9]と比較しても、本研究のin situ PEALD形成SiO₂中間層を持つ試料は、より小さなCET（1.53 vs 1.75 nm）とリーク電流密度（2.1 vs 3.9 mA/cm²）で優れた電気性能を示す。これはPEALD堆積SiO₂がMOCVDより均一であるため、特に超薄膜厚で顕著であると考えられる。

異なる界面制御層を持つGeベースMOSキャパシタのリーク電流密度（J_g）-CET関係。

HfO₂/SiO₂/Ge界面のバンドアライメントもXPSで価電子帯オフセットΔE_v（VBO）測定により決定した。VBO値は、基板のコアレベルと価電子帯（VB）端のエネルギー差が誘電体膜堆積の有無で一定と仮定して求める[35]。ここではGe基板を基準としてゲート誘電体スタックとGe基板間のVBOを決定。Fig.5aにクリーンGe基板、堆積直後およびアニール後のHfO₂/SiO₂/Geスタックの線形外挿法によるVBスペクトルを示す。クリーンGe基板のVB端は0.10 eVと決定。堆積直後とアニール後のHfO₂/SiO₂試料のVB端はそれぞれ2.55と2.79 eV。HfO₂/SiO₂/GeスタックのVBスペクトルに小さなテールが見られ、これはGe基板信号に対応[36]。この弱いテールの先端エッジは0.10 eVでGe基板VB端と同一。したがって、PDAあり/なしのHfO₂/SiO₂/Ge界面VBOはそれぞれ2.69と2.45 eVと推定。伝導帯オフセットΔE_c（CBO）は、VBOと基板バンドギャップをHfO₂バンドギャップから引いて求める：

$$ \Delta E_c = E_g(\mathrm{HfO_2}) - E_g(\mathrm{Ge}) - \Delta E_v $$

ここでE_g(HfO₂)とE_g(Ge)はそれぞれHfO₂とGeのバンドギャップ。GeとHfO₂のバンドギャップは0.67と5.6 eV。したがって、PDAあり/なしのHfO₂/SiO₂/Ge界面CBOはそれぞれ2.24と2.48 eVと推定。CBO値は先行報告の1.8-2.6 eV[37]と整合。Fig.5bに堆積直後とアニール後のHfO₂/SiO₂/Ge構造のバンドアライメント概略を示す。明らかに、HfO₂/SiO₂ハイkゲート誘電体スタックはGe上で大きなVBOとCBO値を持ち、リーク電流を抑制する巨大な障壁高さを示す。

Ge上の堆積直後およびアニール後HfO₂/SiO₂膜のバンドアライメント。a Ge基板、堆積直後およびアニール後HfO₂/SiO₂膜の価電子帯スペクトル。b 堆積直後およびアニール後HfO₂/SiO₂/Geのバンドアライメント概略図。

結論

要約すると、SiO₂中間層をin situ PEALDによりn-Ge基板上のHfO₂ゲート誘電体に導入することに成功した。HfO₂/SiO₂/Ge MOSの界面、電気特性、バンドアライメントを調査した。in situ SiO₂堆積時にGe表面上にGe-O-Si中間層とGeO₂層が形成されることを実証。このGe-O-Si中間層はPDA時にHfシリケート形成なしで優れた熱安定性を示す。さらに、Ge-O-Si中間層はアニール工程中のGeO₂分解も抑制する。PDA後のHfO₂/SiO₂/Ge試料はCET 1.53 nm、V_fb+1 Vでのリーク電流密度2.1×10⁻³ A/cm²を示す。HfO₂/SiO₂/GeのPDAあり/なしVBOは2.69と2.45 eV、CBOは2.24と2.48 eV。MOCVDによるex situ形成SiO₂中間層と比較して、本研究のin situ PEALD形成SiO₂中間層を持つ試料は電気性能が改善され、これはPEALD堆積SiO₂がMOCVDより均一であるためと考えられる。したがって、PEALDは超薄膜界面制御層堆積においてMOCVDより遥かに強力な技術である。