高性能ドーピングレスSiGeフィン形状TFET：オン電流向上と12桁スイッチング比

概要

本論文では、ドーピングレスフィン形状SiGeチャネルTFET（DF-TFET）を提案し研究しました。高効率ドーピングレスライントンネル接合を形成するため、フィン形状SiGeチャネルとゲート/ソースオーバーラップを導入しました。これらにより、高オン状態電流、12桁のスイッチング比、明確なアンビポーラ効果なしを実現するDF-TFETが得られます。高κ材料スタックゲート誘電体を導入し、オフ状態リーク、界面特性、DF-TFETの信頼性を改善しました。さらに、ドーピングレスチャネルとフィン構造により、ドーピングプロセスの困難さと非対称ゲートオーバーラップ形成の困難さを解決できます。結果として、DF-TFET構造は良好な製造適用性を持ち、フットプリントを著しく削減できます。デバイスの物理メカニズムとパラメータの性能への影響を研究しました。最終的に、オン状態電流（I_ON）58.8 μA/μm、最小サブスレッショルドスイング（SS_min）2.8 mV/dec、平均サブスレッショルドスイング（SS_avg）18.2 mV/decが得られました。改善された容量特性により、カットオフ周波数5.04 GHz、利得帯域幅積1.29 GHzが得られました。改善された性能と堅牢性により、DF-TFETは超低消費電力アプリケーションの非常に魅力的な候補となります。

はじめに

MOSFETのスケーリングダウンに伴い、集積回路（IC）のスイッチング速度、高周波性能、密度、コスト、機能性は大幅に向上しました。しかし、電圧スケーリングダウンの継続に伴い、許容できない高消費電力が現代ICの深刻な問題となっています。バンド間トンネリングメカニズムの恩恵により、急峻なSSと低消費電力を持つトンネルFET（TFET）がこの問題への新たな解決策をもたらし、多くの注目を集めています。しかし、従来のシリコンベースTFETの応用は、著しく低いオン状態電流（I_ON）、低スイッチング比、深刻なアンビポーラ効果、大きな平均サブスレッショルドスイング（SS）によって制限されています。TFET性能向上のため、近年新構造と新材料の適用が提案されています。例えば、トンネリング率強化層を持つTFETが近年提案され、有効トンネルパス長を短縮し顕著なトンネリング率向上をもたらします。また、改良ゲート構造を持つTFETが多くの研究グループで研究されています。ライントンネル概念がL-TFETで導入され、SS_avg 42.8 mV/decade、I_ON 10⁻⁶ A/μmを達成しました。更なる性能向上のため、T字型オーバーラップとデュアルソースを持つ改良TG-TFETが報告され、TG-TFETのI_ONは81 μA/μmに達しました。デバイス性能をさらに向上させるには、トンネル接合のドーピングプロファイルに高い要求が必要です。ファウンドリエンジニアは数ナノメートル厚の超急峻アバープト接合を作成する必要がありますが、これは非常に困難です。この困難を回避するため、チャージプラズマ概念を用いた薄い真性半導体膜上のドーピングレスTFET（DL-TFET）が研究グループにより報告されています。DL-TFETでは、超急峻アバープト接合を不要とすることで製造困難を大幅に軽減できます。ランダムドーパント変動による性能劣化を回避できます。さらに、DL-TFET製造はソース/ドレイン形成のための高熱予算を必要とせず、ガラス上単結晶シリコンなど他の基板上でのTFET実現の可能性を開きます。結果として、DL-TFETのSSは大幅に改善されました。しかし、点トンネル接合の低効率によりDL-TFETの電流は十分高くなく、現代回路アプリケーションの増大する要求を満たすのが困難です。

本論文では、新規ドーピングレスフィン形状SiGeチャネルTFET（DF-TFET）を提案し研究します。デバイス性能と堅牢性向上のため、ライントンネル接合とSiGe材料をDF-TFETに適用します。同時に、ゲート金属仕事関数を最適化しトンネリング率をさらに改善します。ドーピングレスチャネルにより製造プロセス困難を低減し、フィン構造により非対称ゲート/バックゲート製造を適用可能にします。結果として、DF-TFETによりオン状態電流（I_ON）58.8 μA/μm、オフ状態リーク電流（I_OFF）10⁻¹¹ μA/μm近傍、平均サブスレッショルドスイング（SS_avg）18.2 mV/dec、最小サブスレッショルドスイング（SS_min）2.8 mV/decが達成できます。比較的小さなゲート容量（C_gg）とゲート-ドレイン容量（C_gd）により、良好なアナログ/RF性能が得られます。最終的に、カットオフ周波数（f_T）5.04 GHz、利得帯域幅積（GBW）1.29 GHzに達しました。

本論文の構成は以下の通りです：「デバイス構造とシミュレーション手法」節でTCADシミュレーション手法を示し、DF-TFETの構造とパラメータを紹介します。DL-TFETとTG-TFETとの違いと利点を説明します。「結果と考察」節でDF-TFETのメカニズム、特性、アナログ/RF性能を議論します。DF-TFET、DL-TFET、TG-TFETの性能比較を行います。さらに、デバイスパラメータの性能への影響とDF-TFETの典型的RFパラメータを研究します。超低消費電力アプリケーションでのDF-TFETポテンシャルをさらに理解するため、低電圧バイアス下での様々なTFETとDF-TFETの電気特性比較を行いました。

デバイス構造とシミュレーション手法

提案するDF-TFET構造を図1aに示します。デバイス性能向上のため、チャージプラズマ概念によりドーピングレスフィン形状SiGeチャネルにライントンネル接合を適用しました。ゲート誘電体厚さがトンネル電流に著しく影響することは知られています。これはWKB近似の結果（式1）において、トンネリング確率が有効スクリーニング長（λ）、有効キャリア質量（m*）、エネルギーバンドギャップ（E_g）、有効スクリーニングエネルギーウィンドウ（ΔΦ）に依存するためです。

T_WKB ≈ exp[-4λ√(2m*)√(E_g³) / 3qħ(E_g + ΔΦ)] (1)

ゲート誘電体厚さを薄くするか高κ誘電体を用いるとλが減少しΔΦが増加し、トンネリング確率が指数関数的に増加します。したがって、高κ誘電体使用と誘電体薄膜化はTFETのオン状態電流を著しく増加させます。しかし、薄い誘電体厚さと高κ誘電体の界面品質問題は深刻な信頼性問題を引き起こします。したがって、良好な界面品質を保証するため、0.5 nm Al₂O₃と2.0 nm HfO₂のスタックゲート誘電体を設定しました。これによりリーク電流を大幅に削減し、ゲート誘電体の信頼性を向上できます。ソース電極はフィン構造の頂部に位置し、同時にフィンの一方側面に隣接して「バックゲート」としてゼロバイアスを印加します。異なる金属仕事関数を持つゲートとソース電極を用いることで、チャージプラズマ概念によりドーピングレスフィン形状SiGeチャネルにライントンネル接合を形成できます。バンド間トンネリング（BTBT）方向はチャネル/ゲート表面に垂直です。これは有効トンネル接合面積を改善することでI_ON増加に寄与します。

ライントンネル接合により提供される大きなオン状態電流（I_ON）と小さなオフ状態電流（I_OFF）により、高スイッチング比（I_ON/I_OFF）が得られます。さらに、DF-TFETへのフィン構造適用により、プラナーライントンネルTFETと比較してフットプリントを著しく削減できます。図1bにDF-TFET構造形成のための利用可能な製造フローを示します。表1にDF-TFETの主要プロセスパラメータを示します。最終的に、急峻で均一なアバープトp-n接合形成の困難さなしに、良好なデバイス性能と堅牢性が達成できます。

DF-TFET、DL-TFET、TG-TFETの違いと利点をより良く理解するため、図2にこれら3デバイスの構造を示します。ライントンネル接合により、L-TFETとTG-TFETは高オン状態電流が期待されます。しかし実験結果では、L-TFETの実際性能は期待ほど高くありません。最も重要な理由の一つは、完全な界面特性を持つ急峻で均一なアバープトp-n接合形成の困難さです。L-TFET構造ベースでTG-TFETはI_ONを大幅に改善しました。しかしTG-TFETも依然として完璧なアバープトp-n接合形成の困難に直面しています。望ましい良好な性能を得るには、数ナノメートル厚の急峻で均一なアバープトp-n接合が必要ですが、製造プロセスで実現するのは非常に困難です。ドーピングレスチャネルを用いることで、DL-TFETはこの問題を回避しトンネル接合近傍の界面品質を向上させます。しかし、アバープトp-n接合を持つライントンネルTFETと比較すると、シミュレーション結果ではDL-TFETのI_ONは相対的に低いです。更なる改善のため、本研究でDF-TFETを提案し研究します。

DF-TFETシミュレーションはSilvaco Atlas TCADツールで実施しました。非局所BTBTモデルを導入し、エネルギーバンド空間変動を考慮に入れ、BTBTトンネリングプロセスの精度向上を図りました。ロンバルディ移動度モデルでチャネル移動度を正確にしました。バンドギャップナロイングモデルで高濃度ドープオーミック接触領域をフィッティングし、ショックリー-リード-ホール再結合モデルも考慮しました。

結果と考察

DF-TFET、DL-TFET、TG-TFETのメカニズムと比較

図3aはDF-TFET、DL-TFET、TG-TFETの伝達特性比較を示します。フィン形状SiGeチャネルのライントンネル接合の恩恵により、DF-TFETはオン状態電流（I_ON）58.8 μA/μmに達し、明確なアンビポーラ効果なしで12桁以上の大きなスイッチング比を達成します。さらに、最小サブスレッショルドスイング（SS_min）2.8 mV/dec、平均サブスレッショルドスイング（SS_avg）18.2 mV/decが得られます。結果として、DF-TFETはDL-TFETと比較してI_ONで、TG-TFETと比較してサブスレッショルドスイングで明確な改善を示します。V_DS = V_GS = 1 VでDF-TFETのI_ONはDL-TFETより1桁以上大きくなります。図3bはDF-TFETのエネルギーバンド状態を示し、フィン形状チャネルでのトンネルウィンドウ形成を説明しています。図3bインセットの赤点線はエネルギーバンド曲線取得位置を示します。

DF-TFETトンネリングプロセスでの重要物理量分布を図4に示します。これには(a)ポテンシャル、(b)電子トンネリング率、(c)総電流密度、(d)再結合率の分布がオン状態動作条件で含まれます。図4aでは、ゲート/チャネル界面に垂直な明確なポテンシャル勾配が観察できます。これによりフィン形状チャネルに巨大なポテンシャル差が生成され、フィンチャネル両側の電子と正孔濃度を変調します。同時に、フィン形状チャネルに急峻なエネルギーバンド曲がりが形成されます。結果として、ゲート/チャネル界面に平行なライントンネル接合が形成されます。図4bはフィン構造チャネル内の電子トンネリング率を示します。電子トンネリング率のピーク値がゲート/チャネル界面近傍で均一に分布し、表面に平行です。これはライントンネル接合がゲート/チャネル界面に平行であることを証明します。図4cはDF-TFETの電流経路を示します。バックゲート/チャネル側の価電子帯電子がゲート/チャネル側近傍の伝導帯へトンネリングします。ゲート電圧とドレイン電圧の影響下で、電子はフィンチャネルに沿ってドレイン電極へ移動します。このようにDF-TFETにトンネル電流経路が形成されます。図4dはDF-TFETの再結合率分布を示し、トンネル接合位置をより明確に説明できます。SiGeフィンチャネルの紫色ストライプがトンネル接合位置を表します。

異なるパラメータでのDC特性とアナログ/RF性能

図5a, bは異なるバイアス下でのDF-TFET入力と出力特性を示します。V_DS増加はサブスレッショルドスイング特性にほとんど影響しませんが、V_DSが0.2から1.2 Vに増加すると（V_GS = 1.0 Vで）、I_ONが線形に増加します。図5cは式(2)と(3)で計算したカットオフ周波数（f_T）と利得帯域幅積（GBW）を示します。結果として、カットオフ周波数5.04 GHz、利得帯域幅積1.29 GHzが得られます。

f_T = g_m / [2πC_gs√(1 + 2C_gd/C_gs)] ≈ g_m / [2π(C_gs + C_gd)] = g_m / (2πC_gg) (2)

GBW = g_m / (2π·10·C_gd) (3)

図6aはゲート仕事関数（φ_Gate）とドレイン仕事関数（φ_Drain）がDF-TFET伝達特性に与える影響を示します。仕事関数増加に伴い、伝達特性曲線が正方向にシフトします。仕事関数が3.7から4.2 eVに変化すると、V_thが0から0.5 Vへ線形増加し、I_ONが93.4から18.6 μA/μmへ線形減少します。これにより、異なるアプリケーション要件に応じてV_thを調整可能です。図6bはSi_1-XGe_X組成比Xの効果を示します。ゲルマニウム組成増加によりエネルギーバンドギャップが減少しトンネルウィンドウが増大します（図6bインセット参照）。結果としてI_ON増加と伝達特性曲線の負方向シフトが生じます。しかし、X > 0.7では伝達特性曲線とI_ONはX増加とともにほとんど変化しません。これはX > 0.7でチャネルエネルギーバンド構造がXに鈍感になるためです（図6bインセット参照）。図6c, dはゲート長（W_g）とチャネル厚（H_c）の伝達特性への影響を示します。図6cインセットは異なるW_gでのデバイスチャネル寸法を示します。図6dから、H_cが小さすぎても大きすぎてもDF-TFETはI_ON減少を被ることがわかります。したがって、適切なH_cがデバイス性能に有益です。

超低消費電力アプリケーションでのDF-TFETポテンシャルを理解するため、表2に異なるTFETとDF-TFETの性能比較を示します。従来の高濃度ドープp-nトンネル接合を持つTFETと比較して、DF-TFETはSSとスイッチング比で明確な利点があります。これはDF-TFETの静電ドーピング特性によるものです。他のドーピングレスTFETと比較して、DF-TFETはI_ONで明確な利点があります。これはライントンネル接合とSiGe材料によるトンネリング率改善によるものです。p-nトンネル接合とドーピングレストンネル接合の利点を組み合わせることで、DF-TFETは超低消費電力アプリケーションで高動作電流と低静的消費電力を提供できます。

結論

本研究では、新規DF-TFETを提案し、シミュレーション手法で電気特性を分析しました。DF-TFETの構造特性、物理メカニズム、異なるパラメータでの性能、アナログ/RF性能について議論・研究しました。ドーピングレスフィン構造チャネル、スタックゲート誘電体、SiGeチャネル材料、高効率ライントンネル接合の恩恵により、スイッチング特性とアナログ/RF特性で良好な性能が得られます。さらに、製造プロセスでのアバープトp-n接合形成を回避することで、高い一貫性を持つ均一ドーピングとプロセス変動に対する高い堅牢性が達成できます。シミュレーション結果では、I_ON 58.8 μA/μm、スイッチング比12桁、明確なアンビポーラ効果なし、SS_min 2.8 mV/dec、f_T 5.04 GHzがDF-TFETで達成可能です。大きな動作電流、高スイッチング比、急峻なSS、良好な信頼性、安定した製造プロセス、良好な製造適性により、将来の低消費電力ICと高感度センサーアプリケーションの有望候補の一つになると期待されます。