シフトレジスタ：基礎、応用、設計バリエーション

シフトレジスタはシーケンシャルロジック回路の要石であり、カウンタに似ていますが、カウントではなくデータフローに焦点を当てます。

組み合わせロジックが現在入力のみに反応するのに対し、シーケンシャルロジックは過去のイベントを記憶します。このメモリ能力により、シフトレジスタはデジタル信号や波形の精密で離散的な遅延を生成できます。

波形がクロック（規則的な方形波）と同期しているとき、シフトレジスタは「n」クロックサイクルでデータを遅延させます。ここで「n」はレジスタの段数です。例えば、4段レジスタは入力データを4クロック遅延させてから出力に現します。

各段は典型的にD型またはJK型フリップフロップとして遅延素子として機能。歴史的に、非常に長いシフトレジスタ（数百段）はデジタルメモリの一形態として使用され、現代のRAMに取って代わられました。この遺産は、初期コンピュータで使用された音響水銀遅延線に通じます。

シフトレジスタはシリアルデータ伝送でも重要な役割を果たします。メートルからキロメートルの距離で、並列データをシリアルストリームに変換し、多くの低速並列配線を単一高速シリアルリンクに置き換えます。短距離（数十センチ）では、マイクロプロセッサとADC、DAC、ディスプレイドライバ、メモリモジュールなどの周辺機器間データ転送を容易にし、基板配線を削減します。

特殊なカウンタはシフトレジスタを用いて繰り返し波形を生成し、フィードバック付き長レジスタは真にランダムに見える疑似ランダムノイズパターンを生成できます。

基本シフトレジスタは入出力構成で分類されます：

• シリアル入力/シリアル出力（SISO）
• 並列入力/シリアル出力（PISO）
• シリアル入力/並列出力（SIPO）
• ユニバーサル並列入力/並列出力（UPIO）
• リングカウンタ

上図は4段SISOシフトレジスタを示します。入力データは4クロック周期遅延して出力に到達。最初のクロック後、入力データは段Aに現れ、以降各クロックで次の段へ伝播し、4クロック後に出力から出現。

並列入力/シリアル出力構成では、全4段が同時にデータをロード。レジスタはその後、1クロックパルスごとに1ビットずつデータをシフトアウト。4段レジスタでは、ワード全体転送に4パルス必要。出力は最初のクロックまで最終段（D）のデータを保持、以降C, B, Aの順で保持。

追加入力デバイス（スイッチ等）を並列入力D_A〜D_Dに接続すると、マイクロプロセッサが単一データピンとクロックピンのみで集合状態を読み取れます—追加I/Oなしで複数入力を扱う効率的手法。

ロード後、各データビットが対応出力（Q_A〜Q_D）に連続クロックパルスで現れ、LED、リレー、ホーン等外部回路を直接駆動可能。

ユニバーサルシフトレジスタはPISOとSIPO両機能を統合し、並列ロード、シリアルシフト、双方向データ移動を許可。ピン数増加の代償で、幅広いデータ処理タスクに単一デバイスで対応可能。

シリアル出力をシリアル入力にフィードバック接続するとリングカウンタとなり、クロックパルスが続く限りデータを永久循環。フィードバック経路で出力を反転して再入力すれば、専用ロードフェーズなしで任意状態からリングカウンタを開始可能。

関連ワークシート

• シフトレジスタワークシート