PCB設計の必須Q&A：エキスパートが答える32の質問

Q1: PCB（プリント基板）材料をどう選ぶか？

A1: PCB材料は、設計要求、量産、コストのバランスに基づいて完全に選択すべきです。設計要求には、高速PCB設計時に真剣に考慮すべき電気的要素が含まれます。また、誘電率と誘電損失が周波数に適合するか検討すべきです。

Q2: 高周波干渉をどう回避するか？

A2: 高周波干渉を克服する主要原則は、クロストークを可能な限り低減することです。これは、高速信号とアナログ信号の距離を広げる、またはアナログ信号の横にグランドガードやシャント配線を配置することで達成できます。さらに、デジタルグランドがアナロググランドに与えるノイズ干渉を慎重に考慮すべきです。

Q3: 差動信号を伝える配線をどう配置するか？

A3: 差動信号配線の設計では2点に注目すべきです。一方面では、2本の配線の長さを同じにすること。另一方面では、2本の配線間の間隔を平行に保つこと。

Q4: 出力端にクロック信号線が1本しかない場合、差動信号配線をどう配置するか？

A4: 差動配線の前提は、信号源と受信端の両方が差動信号であることです。したがって、出力端が1つだけのクロック信号では差動配線を機能させることはできません。

Q5: 受信端で差動ペア間に整合抵抗を追加できるか？

A5: 整合抵抗は通常、受信端で差動ペア間に追加され、その値は差動インピーダンスと等しくなります。結果として、信号品質が向上します。

Q6: なぜ差動ペア配線は互いに近接かつ平行でなければならないか？

A6: 差動ペア配線は適切に近接かつ平行であるべきです。差動ペア配線間の距離は、差動ペア設計における主要な参照パラメータである差動インピーダンスによって決定されます。

Q7: 高速信号での手動配線と自動配線の競合をどう解決するか？

A7: 現在、ほとんどの自動配線ツールは制約条件を設定することで配線走行方法とスルーホール数を制御できます。すべてのEDAベンダーは配線走行方法と制約条件設定において大きく異なります。自動配線の難易度は配線走行能力と密接に関連します。したがって、この問題は配線走行能力の高いルーターを選択することで解決できます。

Q8: 高速PCB設計では、信号層の空白領域を銅張りできます。複数の信号層でグランドと電源への銅分布をどうすべきか？

A8: 一般に、銅張りは空白領域でグランドに接続されます。銅張りと信号線の距離は厳密に設計すべきです。銅張りは特性インピーダンスをわずかに低下させるためです。同時に、他の層の特性インピーダンスに影響を与えないようにすべきです。

Q9: 電源プレーン上の特性インピーダンスをマイクロストリップラインモデルで算出できるか？電源プレーンとグランドプレーン間の信号にマイクロストリップラインモデルを使えるか？

A9: はい。特性インピーダンス計算手順では、電源プレーンとグランドプレーンの両方を参照プレーンと見なせます。

Q10: 高密度PCBで自動生成されるテストポイントは、大量生産のテスト要求を満たせるか？

A10: テストポイントに関する規定がテスト機の要求と適合するかどうかに依存します。また、配線があまりに高密度でテストポイント規定が非常に厳しい場合、各配線セグメントにテストポイントを配置する方法がない可能性があります。もちろん、手動でテストポイントを補完できます。

Q11: テストポイント追加は高速信号の品質に影響するか？

A11: テストポイント追加方法と信号走行速度によります。基本的に、テストポイント追加は配線に追加するか、セグメントを引き出すことで得られます。両方法とも高速信号に多少影響し、影響度は信号の周波数速度とエッジレートに関連します。

Q12: 複数のPCBがシステムに接続されるとき、各PCBのグランド線をどう接続すべきか？

A12: キルヒホッフの電流法則に基づき、電力や信号が基板Aから基板Bに送られるとき、同等量の電流がグランドプレーンを通じて基板Aに戻り、グランドプレーン上の電流はインピーダンスが最も低い経路で戻ります。したがって、電力または信号相互接続の各インターフェースでグランドプレーンに寄与するピン数を決して少なくせず、グランド上のインピーダンスとノイズを低減すべきです。さらに、電流ループ全体を分析し、特に電流が最大となる部分で、グランドプレーンまたはグランド線の接続を調整して電流走行を制御し、他の感受性信号への影響を減らすべきです。

Q13: 差動信号線の真ん中にグランド線を追加できるか？

A13: 基本的に、差動信号線の間にグランド線を追加することはできません。差動信号線の原理の最大の意義は、差動信号線間の相互結合による利点（磁束キャンセル、ノイズ耐性など）にあります。グランド線を間に追加すると結合効果が破壊されます。

Q14: 適切なPCBとカバーの接地ポイント選定の原則は？

A14: 原則は、シャーシグランドを利用してリターン電流の低インピーダンス経路を提供し、このリターン電流の経路を制御することです。例えば、ネジを高周波部品やクロック発生器の近くで通常使用し、PCBのグランドプレーンをシャーシグランドに接続して、電流ループ面積全体を可能な限り小さくし、すなわち電磁干渉を低減します。

Q15: PCBデバッグはどこから始めるべきか？

A15: デジタル回路の場合、以下を順に実施すべきです。第一に、すべての電源値が平均的に設計要求を達成していることを確認。第二に、すべてのクロック信号周波数が正常に動作し、エッジに非単調性問題がないことを確認。第三に、リセット信号が標準要求を達成していることを確認。以上が確認できれば、チップは最初のサイクルで信号を送出します。その後、システム実行プロトコルとバスプロトコルに基づいてデバッグを実施。

Q16: 基板面積固定で高速高密度PCBを設計する最良の方法は？

A16: 高速高密度PCB設計プロセスでは、タイミングと信号整合性に大きく影響するクロストーク干渉を特に重視すべきです。いくつかの設計解決策：第一に、配線特性インピーダンスの連続性と整合を制御。第二に、間隔に注意し、間隔は通常配線幅の2倍。第三に、適切な終端方法を選択。第四に、隣接層の配線を異なる方向で実施。第五に、ブラインド/埋め込みビアを使用して配線エリアを増やす。さらに、差動終端とコモンモード終端を維持して、タイミングと信号整合性への影響を低減。

Q17: LC回路はアナログ電源で波をフィルタするのに通常使われる。なぜLCがRCより優れることがあるか？

A17: LCとRCの比較は、周波数帯とインダクタンスが適切に選択されているかという前提に基づくべきです。インダクタンスのリアクタンスはインダクタンスと周波数に相関するため、電源のノイズ周波数が低すぎてインダクタンスが十分高くない場合、LCはRCより劣ります。しかし、RCの欠点の一つは、抵抗自体がエネルギーを消費し効率が低いことです。

Q18: コスト圧力なしでEMC要求を達成する最適な方法は？

A18: PCB基板がEMCで高コストになるのは、通常、シールド強化で層数が増え、フェライトビーズやチョークなどの部品を用意して高周波高調波成分を阻止するためです。他システムのシールド構造もEMC要求を満たすために使用されます。第一に、低スルーレート部品をできるだけ多く適用し、信号生成高周波成分を低減。第二に、高周波部品を外部コネクタに近づけすぎない。第三に、高速信号のインピーダンス整合、配線層、リターン電流経路を慎重に設計し、高周波反射と放射をカット。第四に、電源ピンに十分なデカップリングコンデンサを配置し、電源プレーンとグランドプレーンのノイズを低減。第五に、外部コネクタ付近のグランドをグランドプレーンから切り離し、コネクタグランドをシャーシグランド近くに配置。

Q19: 複数のデジタル/アナログモジュールを持つPCBで、通常デジタル/アナログモジュールを分離する理由は？

A19: デジタルとアナログモジュールを分離する理由は、ハイ/ロー電位の切り替え時に電源とグランドでノイズが通常生成され、ノイズの程度は信号速度と電流量に関連するためです。アナログとデジタルモジュールが分離されておらず、デジタルモジュールで生成されるノイズが大きく、アナログ領域の回路が類似している場合、アナログとデジタル信号が交わらなくても、アナログ信号はノイズの影響を受けます。

Q20: 高速PCB設計では、インピーダンス整合をどう実装すべきか？

A20: 高速PCB設計では、インピーダンス整合は主要な考慮事項の一つです。インピーダンスは配線と絶対的な関係があります。例えば、特性インピーダンスは、マイクロストリップまたはストリプライン/ダブルストリプライン層と参照層の間隔、配線幅、PCB材料など、いくつかの要素によって決定されます。異なる言い方をすれば、配線が完了するまで特性インピーダンスを決定することはできません。この問題の本質的解決策は、インピーダンス不連続が可能な限り発生しないようにすることです。

Q21: 高速PCB設計プロセスで、EMC/EMIを考慮してどの対策を講じるべきか？

A21: 一般に、EMI/EMC設計は放射と伝導の両面から考慮すべきです。前者は周波数が高い部分（30MHz以上）、後者は周波数が低い部分（30MHz未満）に属します。したがって、高周波部分と低周波部分の両方に注意すべきです。優れたEMI/EMC設計は、部品配置、PCBスタックアップ、配線、部品選択などから始めるべきです。これらの側面が考慮されないままでは、コストが上昇する可能性があります。例えば、クロック発生器は外部コネクタにできるだけ近づけないようにすべきです。また、PCBとシャーシの間の接続ポイントを適切に選択すべきです。

Q22: 配線トポロジーとは？

A22: 配線トポロジー、別名配線順序、とは、複数の終端を持つネットワークにおける配線の順序を指します。

Q23: 信号整合性を高めるために配線トポロジーをどう調整すべきか？

A23: このタイプのネットワーク信号は非常に複雑で、方向、レベル、信号種類によってトポロジーが異なります。したがって、どのタイプの信号が信号品質に有益か判断するのは困難です。

Q24: 銅張りの理由は？

A24: 銅張りには通常いくつかの理由があります。第一に、大面積グランドまたは電源銅張りはシールド効果を持ち、PGNDなどの特別なグランドは保護の役割を果たします。第二に、メッキの高性能確保や、配線の少ないPCB基板での積層変形防止のために銅を張ります。第三に、信号整合性の要求から銅張りが生じます。高周波デジタル信号には完全なリターンパスを提供し、DCネットワーク配線を低減。さらに、熱放散も考慮すべきです。

Q25: リターン電流とは？

A25: 高速デジタル信号が走行すると、信号はドライバからキャリアへPCB伝送線に沿って流れ、その後グランドまたは電源を通じて最短経路でドライバ端子に戻ります。グランドまたは電源での戻り信号をリターン電流と呼びます。

Q26: 端子には何種類あるか？

A26: 端子、別名マッチング、は通常、ソースマッチングと端子マッチングに分類されます。前者は直列抵抗マッチング、後者は並列マッチングを指します。プルアップ抵抗、プルダウン抵抗、テブナンマッチング、ACマッチング、ショットキーダイオードマッチングなど、多くの方法があります。

Q27: マッチングタイプを決定する要素は？

A27: マッチングタイプは通常、バッファ特性、トポロジー、レベル分類、判定タイプによって決定されます。さらに、信号デューティサイクルとシステムエネルギー消費も考慮すべきです。

Q28: 製造工場から出荷前にPCBで何検査を実施すべきか？

A28: ほとんどのPCBメーカーは、工場出荷前にPCBでオン/オフテストを実施し、すべての回路が正しく接続されていることを確認します。現在、一部の先進メーカーはX線検査を実施し、エッチングや積層の障害物を発見します。SMT実装を通過する製品では、通常ICTが適用され、PCB設計フェーズでICTテストポイント設定が必要です。問題が発生したら、特殊なタイプのX線検査も使用できます。

Q29: 複数のPCB基板で構成される回路では、それらは同じグランドを共有すべきか？

A29: 複数のPCB基板で構成される回路は、通常同じグランドを共有すべきです。単一回路で複数の電源を適用するのは非現実的だからです。もちろん、条件が許せば異なる電源を使用することも可能です。いずれにせよ、それは干渉低減に役立ちます。

Q30: DSPとPLDを含むシステムで、ESDをどう考慮すべきか？

A30: 通常のシステムでは、人体と直接接触する部分をまず考慮し、回路と構造に適切な保護を施すべきです。ESDがシステムにもたらす影響の程度は、通常、状況に応じて判断されます。乾燥環境ではESDが悪化し、特に感度の高いシステムで顕著です。大規模システムではESDの影響が明確でなくても、より多くの注意を払うべきです。

Q31: 4層PCB設計で、両面のどちら側に銅張りすべきか？

A31: 銅張りには以下の側面を考慮すべきです：シールド、熱放散、補強、PCB製造要求。したがって、主な理由を考慮すべきです。例えば、高速PCB設計ではシールドを最優先すべきです。表面接地はEMCに有益で、孤立島がないよう銅張りを完全に行うべきです。一般に、表面部品が多く配線も多い基板では銅箔を完全に保つのは困難です。したがって、表面部品が多い、または配線が多い基板には銅張りしないことを推奨します。

Q32: クロック配線プロセスで、両側にグランドシールドを追加する必要があるか？

A32: 基板のクロストークまたはEMIによります。シールドグランド線が適切に処理されない場合、逆効果をもたらします。

Q33: 異なる周波数の信号に対するクロック配線戦略は？

A33: クロック配線では、まず信号整合性解析を実施し、配線原則を操作。その後、原則に基づいて配線を実装。

参考リソース
・高品質PCBの設計方法
・知っておくべき主要PCB設計ルール
・よく見られるPCB設計問題
・PCB設計プロセスにおける可能性のある問題と解決策
・SMT製造に影響を与えるPCB設計要素